开源FPGA和它的工具们
关注
分享
扫一扫
文章平均质量分 82
OpenFPGA
这个作者很懒，什么都没留下…
展开
-
IP库新增多种颜色转换空间IP
颜色空间转换是图像及视频中常用的解决方案，涉及hsv-rgb、rgb-ycrcb等一些常见的颜色空间互相转换，今天带来几种常见的颜色空间转换IP，主要如下：IP库简介一直想做一个可以供大家学习、使用的开源IP库，类似OpenCores，OC上IP在领域内的IP很少，通用性强一点，所以作为OC的“补充”，做了一个开源IP库，侧重点在领域的IP辅以工程或者仿真验证，一个人能力有限，欢迎大家能够共同构建...原创 2023-07-17 08:30:32 · 1028 阅读 · 0 评论 -
FPGA/HDL 人员开发利器-TerosHDL（开源 IDE）
HDL 人员开发利器-TerosHDL（开源 IDE）https://terostechnology.github.io/terosHDLdoc/about/about.htmlTerosHDL是啥TerosHDL 的目标是为 HDL 开发人员提供一个开源 IDE，该 IDE 具有软件开发人员常用的功能。IDE 包含一堆工具，其中最重要的是VSCode 插件。一些工具是由Teros Technol...原创 2022-09-26 08:30:18 · 1715 阅读 · 0 评论 -
【Vivado那些事儿】高层次综合技术（HLS）原理浅析
【Vivado那些事儿】高层次综合技术（HLS）原理浅析说起高层次综合技术（High-level synthesis）的概念，现在有很多初学者简单地把它理解为可以自动把c/c++之类地高级...原创 2021-12-25 09:00:00 · 4003 阅读 · 0 评论 -
使用 HLS 的 FPGA 的边缘检测
使用 HLS 的 FPGA 的边缘检测利用 HLS 功能创建图像处理解决方案，在FPGA中实现边缘检测 (Sobel)。本项目中用到的东西<center>FPGA Zybo&l...原创 2021-12-24 08:30:00 · 2425 阅读 · 0 评论 -
硬件开源编程利器MyHDL简介
来源:CSDN 作者:renzao_ai硬件开源编程利器MyHDL简介Verilog缺点自从1995年Verilog HDL 1364-1995标准发布至今已经20多年了，说他经久不衰并...原创 2021-12-19 09:00:00 · 1971 阅读 · 0 评论 -
你一般如何做可编程逻辑设计的架构？
本篇整理自Adam Taylor的设计教学博客。在我写的大多数博客里，都演示或解释了FPGA/SoC的设计细节技术。但是这篇文章将有所不同，因为在这里我要提出另外一个问题。你该如何开始做可编程逻辑设计的架构？在我有一次同时在为三个FPGA项目设计架构（作为卫星开发的一部分）时，这个问题浮现在我的脑海中。当然，由于最终应用场景的原因，该架构受到了主承包商和航天局的多次审查。因此，我将尽可能详细的画出架构图，以便让我的设计团队可以很轻松地从中进行工作。尽可能详细地画出架构图，在本子上就可以可编程逻辑原创 2021-11-28 17:47:46 · 670 阅读 · 0 评论 -
优秀的 Verilog/FPGA开源项目介绍（七）- CAN通信
优秀的 Verilog/FPGA开源项目介绍（七）- CAN0、CAN总线介绍《【科普】CAN总线介绍及FPGA实现方案简介》1、CAN权威文档CAN总线有两个ISO国际标准：ISO118...原创 2021-11-15 08:30:00 · 2976 阅读 · 0 评论 -
优秀的 Verilog/FPGA开源项目介绍（六）- MIPI
MIPI的协议我就不详细介绍了（可以查看<下面的二维码>），这里和开源方案比较接近的即使FPGA实现MIPI物理层（DPHY）中电气属性相关的几种方案：MIPI DPHY RX...原创 2021-11-08 09:00:00 · 3839 阅读 · 2 评论 -
优秀的 Verilog/FPGA开源项目介绍（五）- USB通信
优秀的 Verilog/FPGA开源项目介绍（五）- USB通信USB是我们生活中非常非常常见的接口，鼠标、键盘以及常见的U 盘等，可以说现在的USB设备已经渗透到生活中的方方面面，下面就...原创 2021-11-01 08:30:00 · 2203 阅读 · 0 评论 -
PULP项目笔记
（1）项目首地址：https://github.com/pulp-platform（2）soc目标地址：https://github.com/pulp-platform/pulpino（3）sdk地址：https://github.com/pulp-platform/pulp-sdk（4）编译工具链：https://github.com/pulp-platform/pulp-riscv-gnu-toolchain（4）项目移植总结:http://www.digilent.com.cn/communi原创 2021-10-31 17:35:41 · 1346 阅读 · 0 评论 -
优秀的 Verilog/FPGA开源项目介绍（四）- Ethernet
今天介绍两个（only two）网络相关的开源项目。Alex的verilog-ethernet之前在介绍PCIe项目时有介绍过Alex的项目，当时重点介绍了PCIe。今天主要介绍他的eth...原创 2021-10-25 08:30:00 · 3291 阅读 · 1 评论 -
优秀的 Verilog/FPGA开源项目介绍（三）- 大厂的项目
优秀的 Verilog/FPGA开源项目介绍（三）- 大厂的项目谷歌开源芯片项目OpenTitanOpenTitan 是 Google 开发的项目，旨在鼓励厂家为数据中心和消费级设备开发所...原创 2021-10-19 08:30:00 · 4788 阅读 · 0 评论 -
优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V
优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V关于RISC-V的二三事risc-v官网❝https://riscv.org/RISC-V（跟我读：“risk-------...原创 2021-10-12 08:30:00 · 5823 阅读 · 0 评论 -
优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信
优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信今天开始会陆续介绍一些优秀的开源项目，项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说，这些项目...原创 2021-10-09 08:30:00 · 7309 阅读 · 4 评论 -
常见的开源协议及其联系和区别
常见开源协议有GPL、LGPL、BSD、Apache、MPL、MIT等联系及其区别GPL在自由软件所使用的各种许可证之中，最为人们注意的也许是通用公开许可证(General Public License，简称GPL)。GPL同其它的自由软件许可证一样，许可社会公众享有：运行、复制软件的自由，发行传播软件的自由，获得软件源码的自由，改进软件并将自己作出的改进版本向社会发行传播的自由。GPL还规定：只要这种修改文本在整体上或者其某个部分来源于遵循GPL的程序，该修改文本的 整体就必须按照GPL流通，.原创 2021-10-08 21:34:43 · 2669 阅读 · 0 评论 -
【EDA】EDAgit: Ubuntu下编译EpicSim（iVerilog国产升级版）
关于EpicSimhttps://www.edagit.com/article-read.html#1910官网http://www.edagit.com/下载源EDAgit开源的EDA软件源码EpicSim1.2下载地址：https://www.edagit.com/forum.php?mod=viewthread&tid=88编译方法参看目录下的编译说明文件：INSTALL_INSTRUCTIONS.txt我的编译经历1.0 Building/Installing EpicSi原创 2020-12-06 23:48:54 · 730 阅读 · 0 评论 -
FPGA开源网站和论坛
FPGA开源网站和论坛FPGA开源网站和论坛1.1.1 25个FPGA开源网站1.OPENCORES.ORG网站地址：：http://www.opencores.org图1‑31 OPE...原创 2020-08-03 23:59:00 · 1630 阅读 · 0 评论