优秀的 Verilog/FPGA开源项目介绍(二)-RISC-V

本文介绍了RISC-V指令集架构及其开源处理器项目,包括darkriscv、picoRiscV、cva6、VexRiscv等多个实现。这些项目各具特色,适合不同程度的学习者,有的在FPGA上运行良好。此外,文章还提及平头哥无剑100、Hummingbirdv2 E203等商业项目,展示了RISC-V在国内的应用和发展。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

优秀的 Verilog/FPGA开源项目介绍(二)-RISC-V

关于RISC-V的二三事

risc-v官网

https://riscv.org/

RISC-V(跟我读:“risk----------------five”)是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。

这里要明确两个概念:指令集规范(Specification)和处理器实现(Implementation)是两个不同层次的概念,要区分开。指令集(ISA)是规范标准,往往用一本书或几张纸来记录描述,而处理器实现是基于指令集规范完成的源代码。RISC-V是一个指令集规范。

我们可以基于x86/ARM/ RISC-V指令集,进行处理器微架构设计和实现形成源代码,并通过流片最终形成芯片产品。其中指令集规范与处理器实现的知识产权是独立的,不能混为一谈。

"

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

OpenFPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值