优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V

最新推荐文章于 2024-08-24 09:01:14 发布
最新推荐文章于 2024-08-24 09:01:14 发布
阅读量5.3k 收藏 40
点赞数 3
分类专栏： PCIe 开源FPGA和它的工具们 优秀的 Verilog/FPGA开源项目介绍 文章标签： 大数据 java 编程语言 人工智能 linux
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Pieces_thinking/article/details/120735697
版权
本文介绍了RISC-V指令集架构及其开源处理器项目，包括darkriscv、picoRiscV、cva6、VexRiscv等多个实现。这些项目各具特色，适合不同程度的学习者，有的在FPGA上运行良好。此外，文章还提及平头哥无剑100、Hummingbirdv2 E203等商业项目，展示了RISC-V在国内的应用和发展。
摘要由CSDN通过智能技术生成

优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V

关于RISC-V的二三事

risc-v官网

❝

https://riscv.org/

RISC-V（跟我读：“risk----------------five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。

这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同层次的概念，要区分开。指令集（ISA）是规范标准，往往用一本书或几张纸来记录描述，而处理器实现是基于指令集规范完成的源代码。RISC-V是一个指令集规范。

我们可以基于x86/ARM/ RISC-V指令集，进行处理器微架构设计和实现形成源代码，并通过流片最终形成芯片产品。其中指令集规范与处理器实现的知识产权是独立的，不能混为一谈。

"

了解本专栏 订阅专栏 解锁全文 超级会员免费看
OpenFPGA
关注
专栏目录
订阅专栏
优秀的 Verilog/FPGA开源项目介绍（二十一）- 卷积神经网络（CNN）
OpenFPGA的博客
05-16 4579
介绍在深度学习中，卷积神经网络（CNN或ConvNet）是一类人工神经网络（ANN），最常用于分析视觉图像。CNN 也称为移位不变或空间不变人工神经网络(Shift Invariant or Space Invariant Artificial Neural Networks ,SIANN )，它基于卷积核或滤波器的共享权重架构，沿输入特征滑动并提供称为特征映射的平移等变...
优秀的 Verilog/FPGA开源项目介绍（四）- Ethernet
OpenFPGA的博客
10-25 2765
今天介绍两个（only two）网络相关的开源项目。Alex的verilog-ethernet之前在介绍PCIe项目时有介绍过Alex的项目，当时重点介绍了PCIe。今天主要介绍他的eth...
risc-v core Verilog源码
11-27
risc-v core的Verilog源码，
SpinalHDL之RiscV
m0_59092412的博客
08-12 413
本文作为SpinalHDL学习笔记第篇，介绍SpinalHDL RiscV设计。:本文仅记录在 SpinalHDL 中创造的第一代 RISC-V CPU。未记录 VexRiscV CPU，它是该CPU 的第二代，可在 此处获取，并提供更好的性能/面积/特性。
五、分享优秀的 RISC-V 项目资源
最是书香能致远，腹有诗书气自华
01-31 1792
OpenV: 支持RV32的开源微处理器，Verilog，MIT Licensed，OnChipUIS，来源于哥伦比亚的Universidad Industrial de Santander。PicoRV32: Clifford Wolf设计的(针对FPGA)RV32微处理器，Verilog，ISC Licensed。ORCA: 支持RV32的开源微处理器，VHDL，BSD Licensed，VectorBlox。
RISC-V 开源项目指南
最新发布
gitblog_00714的博客
08-24 507
RISC-V 开源项目指南 riscvRISC-V CPU Core (RV32IM)项目地址:https://gitcode.com/gh_mirrors/ri/riscv 项目介绍 RISC-V 开源项目 是一个基于 RISC-V 指令集架构的开源硬件项目。由 UltraEmbedded 维护，它致力于提供一套完整的软硬件解决方案，以支持 RISC-V 架构在嵌入式领域的应用和发展。RIS...
RISC_CPU工程 verilog实现
11-12
基于FPGA的16位RISC_CPU设计__源自曹晓亮的博客
推荐开源项目：riscv-rust —— 起航探索RISC-V的无尽潜力
gitblog_00008的博客
05-20 351
推荐开源项目：riscv-rust —— 起航探索RISC-V的无尽潜力 riscv-rustRISC-V processor emulator written in Rust+WASM项目地址:https://gitcode.com/gh_mirrors/ri/riscv-rust 在软件开发的海洋中，拥有一款强大的处理器和设备模拟器就像是一艘引领创新前行的旗舰。今天，我们向您隆重推荐一个由R...
优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信
OpenFPGA的博客
10-09 6638
优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信今天开始会陆续介绍一些优秀的开源项目，项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说，这些项目...
优秀的 Verilog/FPGA开源项目介绍（三十二）-RISC-V（新增俩）
OpenFPGA的博客
08-15 1770
优秀的 Verilog/FPGA开源项目介绍（三十二）-RISC-V关于RISC-V的二三事risc-v官网❝https://riscv.org/RISC-V（跟我读：“risk----------------five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同......
适宜FPGA实现的RISC-V代码
04-23
本代码为用VexRiscv项目生成的verilog测试代码, 采用Altera公司的MAX10芯片实现, 工作频率可达120Mhz以上. 可利用OpenOCD实现JTAG调试. 相比之下,其它许多RISC-V代码大多对FPGA并不友好, 编译后很少能跑到40Mhz以上,而且没有JTAG调试能力. 缺点是如果要自己对CPU进行配置,要学习SpinalHDL语言
sifive_RISCV_开源verilog代码
08-24
sifive_RISCV_开源verilog代码 sifive_RISCV_开源verilog代码
cva6:CORE-V CVA6是能够引导Linux的应用程序级别的6级RISC-V CPU
04-29
CVA6 RISC-V CPU CVA6是一个6阶段单发行有序CPU，它实现了64位RISC-V指令集。 它完全实现了第I卷：用户级ISA V 2.3中指定的I，M，A和C扩展以及特权扩展草案1.10。 它实现了三个特权级别M，S，U，以完全支持类Unix操作系统。 此外，它符合外部调试规范草案0.13。 它具有可配置的大小，单独的TLB，硬件PTW和分支预测（分支目标缓冲区和分支历史记录表）。 主要设计目标是减少关键路径长度。 出版物 如果您在学术工作中使用CVA6，则可以引用我们： @article{zaruba2019cost, author={F. {Zaruba} and L. {Benini}}, journal={IEEE Transactions on Very Large Scale Integration (VLSI) Systems}, tit
ara:PULP Ara是64位向量单元，与RISC-V向量扩展版本0.9兼容，可作为CORE-V的CVA6内核的协处理器
04-12
阿拉 Ara是充当CVA6内核协处理器的矢量单元。 它支持RISC-V Vector Extension 。 依存关系 检查DEPENDENCIES.md以获取Ara的硬件和软件依赖关系列表。 受支持的说明 检查FUNCTIONALITIES.md以检查Ara当前支持哪些指令。 开始吧 确保递归克隆此存储库以获取所有必需的子模块： git submodule update --init --recursive 如果任何子模块的存储库路径发生更改，请运行以下命令以将您的子模块的指针更改为远程存储库： git submodule sync --recursive 工具链 Ara需要RISC-V GCC工具链，该工具链应能够理解矢量扩展版本0.9.x。 要构建此工具链，请在项目的根目录中运行以下命令。 # Build the GCC toolchain make toolchain
RISC-V处理器设计（四）—— Verilog 代码设计
欢迎一起交流问题！
11-06 3956
从6月底刚开始接触 risc-v 架构，到现在完成了一个 risc-v cpu 的设计，并且成功移植了 rt-thread nano 到本 cpu 上运行，中间经过了 4个多月的时间，遇到了数不清的问题，也想过放弃，但好在最后还是坚持下来了，并且最终项目也得到了 gitee 的推荐，可以说是功夫不负有心人把。
【跟我学RISC-V】（一）认识RISC-V指令集并搭建实验环境
April_Zhao的博客
04-29 6395
跟我一起学RISC-V指令集吧
RISC-V内核的32位微控制器设计与Verilog实现：从原理到代码的完整指南
qq_38334677的博客
09-22 589
RISC-V（读作“risk-five”）是一个开放的指令集架构（ISA），它是为各种计算设备设计的，从微控制器到超级计算机。为了给大家一个直观的了解，我们将从零开始设计一个简单的RISC-V 32位微控制器，并使用Verilog进行实现。的模块，它模拟了时钟信号和重置信号，并实例化了我们的微控制器。的模块，它接受一个7位的操作码作为输入，并输出是否读取寄存器、是否写入寄存器和ALU操作类型。的模块，它接受两个32位的操作数和一个3位的操作类型作为输入，并输出一个32位的结果。首先，我们来实现寄存器文件。
RISC-V给FPGA带来的新机遇
OpenFPGA的博客
11-10 1399
来源：网络素材版权归原作者所有RISC-V给FPGA带来的新机遇RISC-V给FPGA带来的新机遇RISC-V的发展速度比我预期的要快得多。我认为这将给FPGA带来一个巨大的机会，使其可以...
优秀的 verilog/fpga开源项目介绍 pcie
01-23
优秀的 Verilog/FPGA 开源项目之一是 PCIe。PCIe（Peripheral Component Interconnect Express）是一种高速串行计算机扩展总线标准，用于连接外部设备和计算机系统。下面是我参考的介绍 PCIe 的 Verilog/FPGA 开源项目： 1. Rocket-Chip: Rocket-Chip 是由伯克利加州大学开发的一个开源项目，它提供了一个用于构建 RISC-V SoC（System on Chip）的开发平台。Rocket-Chip 的设计中包含了 PCIe 支持，可以作为 FPGA 上 PCIe IP 核的一个很好的参考实现。Rocket-Chip 提供了详细的文档和示例代码，使用户可以根据需要进行修改和定制。 2. SERVE: SERVE 项目是由一个非营利机构 Open Compute Project（OCP）发起的一个开源项目，旨在提供一种可扩展的 PCIe 设备框架。该框架可以实现支持 PCIe 接口的硬件设备在 FPGA 上的快速开发和部署。SERVE 项目提供了基于 Verilog 的 IP 核和软件驱动程序，使用户可以更加灵活地开发和定制其 PCIe 设备。 3. LitePCIe: LitePCIe 是一个用于 FPGA 的轻量级 PCIe 核，是开源项目 LiteX 中的一个组成部分。LitePCIe 具有灵活的架构，可方便用户进行定制。它提供了一套完成的功能，包括物理层、逻辑层和传输层。此外，LitePCIe 也有着很好的文档和示例代码，方便用户进行学习和使用。 这些 Verilog/FPGA 开源项目提供了丰富的资源和参考实现，适合于学习和使用 PCIe 在 FPGA 上的开发和实现。用户可以根据自己的需求选择合适的项目，借助这些资源，可以更加高效地进行 PCIe 设备的开发和部署。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

OpenFPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值