徒手实现RISC-V

最新推荐文章于 2024-08-31 17:02:42 发布
最新推荐文章于 2024-08-31 17:02:42 发布
阅读量281 收藏 1
点赞数
分类专栏： RISC-V 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/strive_lijiale/article/details/127269246
版权

1.以ADD指令为例

 2.三级流水线操作

         首先，ADD指令没有设计访存操作。

3.模块设计

 4.注意事项

立即数操作，注意符号位扩展。

由于x0寄存器恒为0，所以可以实现空操作；

 

MOV指令，可通过加零实现；

I型指令：

 R型指令：

5. 流水线冲刷

源码+课程讲解：手把手教你设计RISC-V 处理器 第0期-蓄势待发_哔哩哔哩_bilibili

Strive_LiJiaLe
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
一个简单的 RISC-V CPU 设计与实现
qtxzh的博客
10-02 3332
RISCV五级流水CPU设计补充说明
RISC-V Debug SpecificationVersion 1.0-STABLE
10-23
《RISC-V Debug Specification Version 1.0-STABLE》是RISC-V架构的调试规范，由Paul Donahue和Tim Newsome等人编辑，旨在为RISC-V处理器的开发者和实现者提供一套稳定的调试标准。该规范在保持向后兼容性的前提下...
RISC-V的FPGA设计与实现资料
03-21
本文件手把手教你设计 CPU——RISC-V 处理器，有完整的Verilog代码与详细的技术手册，基于蜂鸟E200设计与实现，分享出来，供大家一起学习
RISC-V处理器核设计优化与扩展指令集实现（二）
RISCV_SDU的博客
08-17 1074
2.1 处理器微架构与流水线概述 根据每周期处理的指令的数目可以把处理器分为标量处理器和超标量处理器。超标量处理器每周期可执行多条指令。根据处理器执行方式的不同，处理器微架构可分为按序执行和乱序执行两种模式。按序执行模式要求按照指令的取出顺序执行，而乱序执行模式可根据指令准备情况灵活安排执行顺序，使先准备好的指令优先执行。只有在流水线前级指令多于一条时，才有可能采用乱序执行模式。根据处理器处理指令的能力，可将处理器微架构分为单发射按序执行、多发射顺序执行和多发射乱序执行。在处理器微架构中，常见的功
RISC-V学习笔记（五）：RISC-V的功能实现详解之取指
weixin_75067193的博客
10-08 1001
摆烂才是王道
简记一次计算机系统课程实验-RISCV流水线处理器设计与实现
weixin_52111404的博客
09-24 2011
CPU设计
RISC-V资料集合(RISC-V-Reader-Chinese-v2p1).rar
10-14
RISC-V的设计理念是“简洁、可扩展、高效”，它不绑定任何特定的微架构，允许不同的实现者根据自己的需求定制指令集。 在"RISC-V-Reader-Chinese-v2p1.pdf"中，我们可以预期找到关于RISC-V的详细介绍，包括其核心...
RISC-V-Reference-Data指令卡片-考试版1
08-03
RISC-V 指令集架构概述 RISC-V 是一种开放的指令集架构（ISA），旨在提供一个自由、开放、可扩展的指令集架构，以满足现代计算机系统的需求。RISC-V 指令集架构的设计目标是提供一个高性能、低功耗、灵活的指令集...
RISC-V中文手册.pdf
10-22
RISC-V中文手册.pdf ...RISC-V中文手册.pdf是关于RISC-V指令集架构的详细指南，涵盖了RISC-V的基本概念、设计理念、指令集架构、实现方法等方面的内容，旨在帮助读者深入了解RISC-V指令集架构的设计和实现。
RISC-V-Reader-Chinese-v2p1_risc-v_RISC-V开源MCU指令集手册
09-11
这是开源MCU设计指令集与涉及说明中文版。...RISC-V指令集是国内开发自有MCU的主流方案，具有完整的工具链和软件开发平台。阿里、平头哥、华大和GD都有相关的MCU产品。部分MCU产品支持AMD开发工具。
risc v 处理器的FPGA实现工程
10-14
使用的vivado2017.04版本创建的工程，完成蜂鸟E203 处理器内核的移植，搭建SOC片上系统。运行在A7的FPGA板卡上。
适宜FPGA实现的RISC-V代码
04-23
本代码为用VexRiscv项目生成的verilog测试代码, 采用Altera公司的MAX10芯片实现, 工作频率可达120Mhz以上. 可利用OpenOCD实现JTAG调试. 相比之下,其它许多RISC-V代码大多对FPGA并不友好, 编译后很少能跑到40Mhz以上,而且没有JTAG调试能力. 缺点是如果要自己对CPU进行配置,要学习SpinalHDL语言
使用Verilog实现的32位RISC处理器，4级流水线
12-15
微机原理课程大作业，大家可以参考。由多个v文件组成，包括了ALU、控制器、存储器、各种寄存器、多路选择器、符号扩展器、流水线、冒险、前传都有。并且各文件的接口很清晰。
手搓一个16位RISC架构CPU
strongerHuang
12-27 177
关注+星标公众号，不错过精彩内容来源 | DF创客社区版权所属 | spudfishScott今天给大家分享一个耗时又有趣的项目：手搓一个16位RISC架构CPU。项目的起因是，作者在学习了MITx的 "计算结构 "课程后，发现好像自己做一个CPU也没那么难。在掌握了电子学的初级知识和课程中介绍的概念之后，就开始设计想要做一个基于NMOS逻辑的RISC CPU。课程中介绍的是Beta CPU——有...
[Verilog]从零开始手搓一个简单流水线CPU（基于RISC-V）
2301_77127818的博客
06-04 1406
基于verilog实现了risc-v流水线CPU
RISC-V 常用汇编指令
热门推荐
m0_52132972的博客
08-29 1万+
risc-v 常用汇编指令
【跟我学RISC-V】（二）RISC-V的基础知识学习与汇编练习
April_Zhao的博客
05-04 3398
逐指令讲解和实践
计组学习笔记1（RISCV版）
claire2003的博客
11-15 586
RISC v 学习笔记（一）
RISC-V最先进CPU微架构分析
最新发布
亦安的数字小站
08-31 1225
近几年热门的RISC-V架构发展迅猛，尽管因为生问题，RISC-V应用方向主要是单片机级的，高端应用方向发展发展速度缓慢，依然有不少公司推出了基于RISC-V指令集的高端应用场景的处理器。本文汇总具有代表性的RISC-V公司推出的先进CPU微架构，其主要市场目标为服务器和PC端等高端应用方向。有分析表示，目前RISC-V阵营CPU微架构设计能力和ARM相比差距小于2年。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Strive_LiJiaLe

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值