![](https://img-blog.csdnimg.cn/20190918135101160.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
ZynqMP XCZU4EV-SFVC784-1-I
文章平均质量分 65
sudaroot
全篇完。
本人是一个嵌入式未入门小白,博客仅仅代表我个人主观见解,记录成长笔记。
笔记是以最简单的方式,只展示最核心的原理。
若有与 大神大大 见解有歧义,我绝对坚信 大神大大 见解是对的,我的是错的。
若无积分等无法下载源码,可私聊私发。
感谢~!
展开
-
ZynqMP Petalinux2021.1设置工程离线编译
PetaLinux基于Yocto,每次创建或者编译工程下载都需要联网下载工程所需文件,且下载的文件非常庞大,这就导致编译速度还受网络影响导致耗时较长。但是如果改成使用本地缓存文件进行离线编译则可大大缩短时间。原创 2022-10-06 01:12:48 · 2383 阅读 · 0 评论 -
ZynqMP Vivado2021.1 bit文件格式解析
前言:在裸机下运行的需手动加载不同的代码到PL执行。PS的xilfpga库支持Vivado生成的bit和bin文件及bootgen生成的boot.bin到PL上运行。Vivado的bit文件是在bin文件头部多了一些描述信息,头部信息长度不固定。描述信息可以使用file命令查看其中我个人最关心的是data length,这个数据长度表示bin文件的长度。1、准备:1、创建一个Platform工程。2、由Vivado生成的1s闪烁LED的PL代码的bit 文件。V.原创 2022-03-03 16:27:09 · 3024 阅读 · 1 评论 -
ZynqMP Vitis2021.1 生成hex或者bin文件
比如Cortex™-R5 处理器的Vitis工程生成hex和bin文件。如下图片中的Command中输入下面内容:armr5-none-eabi-objcopy -O binary ${ProjName}.elf ${ProjName}.bin;armr5-none-eabi-objcopy -O ihex ${ProjName}.elf ${ProjName}.hexCortex™-A53处理器的Vitis工程生成hex和bin文件,则改成下面aarch64-none-elf.原创 2021-11-18 15:21:10 · 1621 阅读 · 1 评论 -
ZnyqMP GPIO中断之按键中断控制LED
前言:参考官网demo路径:在你Vitis安装路径下面能直接找到官网demo源码。....../Xilinx/Vitis/2021.1/data/embeddedsw/XilinxProcessorIPLib/drivers/gpio_v3_9/examples但是要注意外设驱动的版本号。如工程生成导入的gpio驱动版本是v3_9,即使文件夹有最新的v4_7的版本,但是不能使用,因为版本不对应。题外:虽然可以在Vitis的Platform工程中的Platform.spr导入外设demo进原创 2021-10-15 14:46:14 · 1932 阅读 · 0 评论 -
ZynqMP Vivado2021.1 PL 点亮LED
前言:文章目标:用PL的IO点亮一个LED灯。硬件环境:Xilinx ZynqMP XCZU4EV-SFVC784-1-I硬件引脚:LED - AE15, Key- AE14, 200MHz晶振 - AE5软件环境:Ubuntu20.04LTS + Vivado2021.1 + Vitis2021.1新建Vivado工程:1、打开Vivado2021.1,创建一个工程,取消勾选创建子目录(根据实际情况而定)。默认Next。2、输入选择Xilinx CPU 主控芯片,其余.原创 2021-11-16 11:15:45 · 1505 阅读 · 1 评论 -
ZynqMP Vitis2021.1 PS UART接收中断及IDLE(超时)中断
前言:硬件环境:Xilinx ZynqMP XCZU4EV-SFVC784-1-I软件环境:Ubuntu20.04LTS + Vivado2021.1 + Vitis2021.1文章目标:1、UART在正常模式下中断接收的回显例子。 2、Xilinx自带UART库代码有点累赘,在例1基础上优化。 2、在例2的基础上,添加UART在正常模式下IDLE中断的例子。参考程序:/tools/Xilinx/Vitis/2021...原创 2021-10-29 17:37:13 · 5422 阅读 · 1 评论 -
ZynqMP Vitis2021.1 生成map文件
右键c工程,选中c/c++ Build Settings选项。在下图所示地方添加下面一行,其中test.map可以根据更改生成map文件的名字。-Wl,-Map,test.map生成的map路径如下:全篇完。本人是一个嵌入式未入门小白,博客仅仅代表我个人主观见解,记录成长笔记。笔记是以最简单的方式,只展示最核心的原理。若有与 大神大大 见解有歧义,我绝对坚信 大神大大 见解是对的,我的是错的。若无积分等无法下载源码,可私聊留下邮箱。感谢~!...原创 2021-10-19 15:39:21 · 1429 阅读 · 0 评论 -
ZynqMP Cortex-R5调试FSBL
这次用的是Cortex-R5-0这个核运行FSBL且应用程序也是R5,与上一篇文章《Zynq UltrScale +调试 FSBL 代码》用A53有些许不同。1、在QSPI的0地址烧录一份bootgen生成的BOOT.bin文件。2、把文本编辑框中的-Os -flto -ffat-lto-objects删除了。3、修改启动模式。4、使Multiboot寄存器一直等于0。5、与A53调试FSBL不同的是,此时直接debug的话,会一直卡住在下面打印信息....原创 2021-10-12 10:08:29 · 1468 阅读 · 0 评论 -
vitis2021.1 armr5-none-eabi-objcopy -O binary elf文件转bin文件变大
把编译的程序文件尾缀elf变成bin文件,编译的是xilinx 4ev R5核的裸机程序。本来是一件很简单的事情,输入下面命令即可。armr5-none-eabi-objcopy -O binary c_project_r5_app0.elf c_project_r5_app0.bin但是编译出来的bin文件无法运行,排查文件大小,发现bin文件变得非常大,比elf文件还大。很明显这不对劲,理论来说,elf文件变成bin文件应该会变的小很大的,现在反了。后面创建了一个A53的工原创 2021-10-11 20:07:18 · 1992 阅读 · 1 评论 -
vitis2021.1 代码折叠
把函数或者if else或#if #endif代码块折叠起来,提高阅读源码的简洁性。设置如下:启动vitis,点击 Windows -->> Preferences -->> Additional -->> c/c++ -->> Editor -->> Folding,勾选下图选项即可。然后把打开的代码页面关闭,重新打开就可;也可以重启vitis。全篇完。本人是一个嵌入式未入门小白,博客仅仅代表我个人主观见解,记录成..原创 2021-10-11 11:19:51 · 410 阅读 · 1 评论 -
ZynqMP Vitis PS加载PL代码
前言:1、PL只是PS的一个外设,且PL的代码也是可以更新的。2、尝试做一个让PS运行后根据当前运行环境加载不同的PL代码。3、xilinx在vitis工具有个BSP库叫xilfpga,封装了全部的加载PL代码API,故调用这个接口就能完成该实验。很简单的过程。4、这个BSP库支持PL代码格式有Vivado生成的bit和bin文件 及 bootgen生成的bin文件。这个BSP库路径在vitis的安装路径下,文件夹下还有doc可以看一下:/Vitis/2021.1/data/原创 2021-10-09 17:51:05 · 2396 阅读 · 5 评论 -
Ubuntu20.04 安装vitis2021.1 卡在“Generating installed device list“.
关于这个问题,xilinx有官方说明,链接如下:https://support.xilinx.com/s/article/76616?language=zh_CN原因:问题是 Ubuntu 20.04 缺少 libtinfo.so.5 库。解决办法:sudo apt-get install libtinfo5原创 2021-10-03 21:46:03 · 2293 阅读 · 0 评论 -
ZynqMP 调试 FSBL 代码
1、首先创建一个平台工程2、添加BSP库:xilffs xilsecure xilpm直接创建FSBL应用工程是无法创建的,提示报错内容如下:These libraries which FSBL requires are missing in Board Support Package: xilffs xilsecure xilpm. You can go back to the previous pages to select a different platfor...原创 2021-09-30 17:29:41 · 4630 阅读 · 0 评论 -
ZynqMP Vitis大小端转换
/*****************************************************************************//**** @brief Perform a 16-bit endian conversion.** @param Data: 16 bit value to be converted** @return 16 bit Data with converted endianness************************.原创 2021-09-06 16:41:22 · 584 阅读 · 0 评论 -
Ubuntu Vitis2021.1补全
前言:Vitis这类在开源软件ecplise的软件框架上二次开发的软件,能遇到的问题直接百度ecplise问题就能找到90%的答案。正文:1、在Windows的vitis补全只需要按下alt + / 头文件和变量名都能补全出来。2、在Ubuntu的Vitis使用alt + / 进行补全,发现只能补全当前定义过的变量,我想补全头文件等都不能如愿。原因:打开Ubuntu系统的Vitis软件,点击Window - > Preference ->Gen...原创 2021-08-31 17:38:41 · 1176 阅读 · 0 评论 -
ZynqMP XCZU4EV GPIO按键轮询控制LED灯
前言:参考官网demo路径:在你Vitis安装路径下面能直接找到官网demo源码。....../Xilinx/Vitis/2021.1/data/embeddedsw/XilinxProcessorIPLib/drivers/gpio_v3_9/examples1、硬件Zynq UltraScale+ XCZU4EV-SFVC784-1-I由硬件原理图得知:KEY接在MIO26,按键按下是电平;LED接在MIO40。2、软件环境Ubuntu...原创 2021-08-06 17:41:00 · 708 阅读 · 0 评论 -
ZynqMP XCZU4EV GPIO点亮一个LED灯
先创建好helloworld下vitis和Vivado文件夹。yu原创 2021-08-06 11:10:14 · 655 阅读 · 0 评论 -
VMware Ubuntu18.04 Vivado和Vitis连接JTAG报错may be locked by another hw_server.
在Vivado测试连接JTAG连接,报错如下:[Labtoolstcl 44-494] There is no active target available for server at localhost.Targets(s) ", jsn-JTAG-HS1-210xxxxxxxx" may be locked by another hw_server.在Vitis测试连接JTAG连接,报错如下:****** Xilinx hw_server v2021.1.0 ****...原创 2021-07-28 10:34:50 · 3435 阅读 · 2 评论 -
Vivado:Failed to load module “canberra-gtk-module“
打开Vivado,发现终端报一个错误Failed to load module "canberra-gtk-module"应该是这个canberra-gtk-module少安装了。搜索一下软件源列表sudo apt search canberra-gtk-module找到一个libcanberra-gtk-module的模块。安装sudo apt search canberra-gtk-module全篇完。本人是一个嵌入式未入门小白,博客仅仅代表我个人主观见解,记..原创 2021-07-26 16:19:30 · 815 阅读 · 0 评论 -
Ubuntu18.04安装Petalinux 2021.1
需要用到前面的一篇文章作为环境搭建基础。《Ubuntu18.04安装Vivado和Vitis 2021.1》:https://blog.csdn.net/sudaroot/article/details/1190810761、下载Petalinux 2021.1https://china.xilinx.com/products/design-tools/embedded-software/petalinux-sdk.html还需下载对应的用户指引手册,里面有详细怎么搭建Petalin原创 2021-07-25 23:39:38 · 4599 阅读 · 5 评论 -
Ubuntu18.04安装Vivado和Vitis 2021.1
前言:最近一直在搞Xilinx这个平台,故写写博客笔记,留个脚丫。1、Vivado Vitis读法刚开始接触这个平台,发现最有意思的就是Vivado和Vitis的读法了。Vivado 读 “vi:瓦都”,这个一致没问题。Vitis就有两种读法:官方人员读“歪体丝”,私下比较多读“vi:体丝”。一开始我听着两种读音有点没反应过来。2、下载Vitis2021.1软件首先Vitis2021.1 是包含有Vitis 和 Vivado两个工具的安装的。Xilinx官网Vit原创 2021-07-25 21:57:30 · 11602 阅读 · 4 评论 -
ZynqMP XCZU4EV裸机Hello World
大幅度原创 2021-07-28 11:13:29 · 1128 阅读 · 0 评论