在Makefile使用include关键字可以把别的Makefile包含进来,这很像C语言的#include,被包含的文件会原模原样的放在当前文件的包含位置。先介绍类似 C 语言引入 make 文件的例子 test005,除了 makefile 文件不一样,test005 与 test004 的其它文件是一样的。新建两个 make 文件,分别为 math.make 和 main.make,它们的内容分别如下:
math.make
#执行方式:
#无
#################################################################
#说明:
#1.使用 include 引入其它的 makefile 文件,这个文件将被 test005.mk
# 引入执行
#################################################################
math.o :math.h common.h
main.make
#执行方式:
#无
#################################################################
#说明:
#1.使用 include 引入其它的 makefile 文件,这个文件将被 test005.mk
# 引入执行
#################################################################
main.o :math.h common.h main.h
再看 test005.mk 中的内容
#执行方式:
#make -f test005.mk
#################################################################
#说明:
#1.使用 include 引入其它的 makefile 文件
#################################################################
OBJ = main.o math.o
INCLUDEMAIN = main.make
test.exe : $(OBJ)
cc -o test.exe ${OBJ}
#在include前面可以有一些空字符,但是绝不能是 Tab 键开始
include math.make
#可以使用变量引入头文件,include 的 - 表示如果找不到 main.make
#也不会出错
-include $(INCLUDEMAIN)
.PHONY : clean
clean:
-rm test.exe $(OBJ)
请从 http://u.115.com/file/f47159183c 下载这个例子