![](https://img-blog.csdnimg.cn/20190927151053287.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
数字电路基础知识
文章平均质量分 73
总结数字电路中知识点
小小verifier
材料转IC验证,分享每天学习笔记和心得...Keep hungry!Keep foolish!
展开
-
解决建立时间与保持时间不满足的问题
文章目录基本概念建立时间和保持时间的检查解决建立时间和保持时间不满足的情况1.建立时间不满足2.保持时间不满足基本概念建立时间:即setup time,时钟上升沿之前数据要保持稳定的时间。保持时间:即hold time,时钟上升沿之后数据要保持稳定的时间。裕量:即Time Slack,如果数据到来的时间点早于建立时间要求的时间点,那么这个时间差称为建立时间的裕量;同理数据变化的点晚于保持时间要求的时间点,那么这个时间差称为保持时间的裕量。裕量≥0,表明数据是可以安全传输的。建立时间和保持时间原创 2021-07-25 22:10:48 · 11326 阅读 · 2 评论 -
异步复位、同步释放
文章目录1.同步复位的优缺点2.异步复位的优缺点3.异步复位、同步释放1.同步复位的优缺点同步复位是指只有当时钟有效边沿到来时,才能进行复位。如下,verilog描述为:always@(posedge clk)begin if(!rst_n) ...end使用限制:复位信号的有效周期必须要大于一个时钟周期;复位电路还要考虑所有相关的组合逻辑电路的延时,加上时钟布线产生的时钟偏斜(clock skew);2.异步复位的优缺点异步复位是指无论是否时钟有效边沿到来,只要复位信号有原创 2021-07-21 21:28:17 · 10241 阅读 · 6 评论 -
跨时钟域传输和Verilog代码
文章目录基本概念一、单bit信号1.慢时钟域信号同步到快时钟域2.快时钟域信号同步到慢时钟域3.结绳法处理单bit信号跨时钟域二、多bit控制信号跨时钟域同步三、多bit数据流跨时钟域同步前面我们谈到了亚稳态的产生与处理,在异步信号进行跨时钟域传输时,很大概率会产生亚稳态的问题,那么该如何解决跨时钟域信号传输的问题呢?跨时钟域信号分为单bit控制信号、多比特控制信号和多bit数据流传输,依照这个进行分类处理。基本概念同步电路:即电路中所有受时钟控制的单元(寄存器和触发器)全部由一个统一的全局时钟控制。原创 2021-07-18 11:54:16 · 9436 阅读 · 10 评论 -
竞争与冒险
竞争与冒险不光会出现在实际的电路中,在仿真时也会存在信号竞争。下面我将展开分析。文章目录一、电路中的竞争冒险1.竞争冒险的定义2.判断竞争冒险的方法方法一:逻辑代数法方法二:卡诺图法3.消除竞争冒险的方法二、仿真时的竞争与冒险。一、电路中的竞争冒险1.竞争冒险的定义竞争: 在组合电路当中,当某个输入变量具有两条以上的路径到达输出端的时候,由于每条路径上的延迟时间的不同,到达终点的时间就会有先有后,这一现象称作竞争。所以这是一个输入级的概念。冒险:组合逻辑电路中有两个输入信号A和B,当A、B同时向原创 2021-07-08 13:34:54 · 3741 阅读 · 0 评论 -
CMOS搭建反相器、与非门和或非门以及OD和三态门
基本概念CMOS(互补对称式金属-氧化物-半导体电路),具有源极(S)、栅极(G)和漏极(D);源极(S)、栅极(G)的回路为输入回路,漏极(D)和源极(S)之间的回路为输出回路;1. N沟道增强型MOS管采用的是P型衬底,源极(S)、栅极(G)的回路需要正向电压,输出回路才能开启;需要将衬底B接源极或者接到系统的最低电位;衬底B上的箭头指向MOS管内部;2. P沟道增强新MOS管采用的是N型衬底,源极(S)、栅极(G)的回路需要负向电压,输出回路才能开启;需要将衬底B接源极或者原创 2021-06-20 12:19:49 · 11820 阅读 · 0 评论