总线协议
文章平均质量分 88
小小verifier
材料转IC验证,分享每天学习笔记和心得...Keep hungry!Keep foolish!
展开
-
AXI协议
前言AXI是一个并行总线,其主要特点包括:读写通道分离;支持多次对数据操作的请求(multiple outstanding address),一般支持8、16、32个outstanding;写地址和数据之间不是严格的先地址再数据,有些可能是先数据再地址;支持不对齐的数据传输;支持乱序访问;burst传输时不需要像AHB那样每笔传输都指定它的burst类型和地址,只需要指定首地址和对应的属性;channel signalsAXI 有5个通道,包括Write Address Channel原创 2021-09-13 23:08:07 · 4438 阅读 · 0 评论 -
AHB lite协议
文章目录概述1.AHB接口AHB的组成AHB基本信号AHB基本传输\AHB transfer传输AHB burst传输2.APB接口基本信号传输时序图写操作读操作概述AMBA高级处理器总线架构,不同的速率要求构成了高性能SOC设计的通信标准:AHB高级高性能总线APB高级外围总线AXI高级可拓展接口AHB:主要是针对高速率、高频宽及快速系统模块所设计的总线,可以连接在如微处理器、芯片上或芯片外的内存模块和DMA等高效率总线;APB:主要应用在低速且低频率的外围,可针对外围设备做功率消耗及复原创 2021-06-20 23:52:04 · 6126 阅读 · 6 评论 -
APB3协议
简介主要应用在低带宽的外设上,如UART、I2C,它的架构不像AHB总线是多主设备的结构;APB总线的唯一主设备是APB桥(与AXI或AHB相连),因此不需要仲裁一些request、grant信号。APB协议不是流水操作,两个周期完成一次读或写的操作;APB的支持最大32-bit的数据位宽。APB有两个独立的数据通道:读通道和写通道。由于APB的两个通道没有自己的握手信号(vaild/ ready),因此两个通道不会同时使用,即不支持读写并行操作 。特性:两个时钟周期完成一次传输,无需等待周期原创 2021-07-13 17:31:34 · 7240 阅读 · 5 评论 -
I2c总线协议详解
文章目录简介SDA&SCL总线数据有效时序数据传输开始与停止时序传输格式1.数据格式2.从地址3.R/W位4.确认位确认(ACK)和不确定(NACK)时钟同步和仲裁1.时钟同步2.仲裁时钟拉伸简介I2C含有两条总线:串行数据线(SDA)和串行时钟线(SCL)。连接到I2C总线的设备地址是唯一的,而且存在主/从关系。主设备可以接受数据,也可以发送数据。I2C是一个多主机总线,包含冲突检测和仲裁来应对多主设备同时请求发送数据的情况。串行8bit双向数据传输,拥有不同的速度模式,如标准模式(1原创 2021-07-05 23:01:32 · 4595 阅读 · 5 评论 -
I2C中的10bit地址读写
文章目录10 bit地址写操作组合操作10位地址中的保留地址1.广播寻址2.Start Byte3.Bus clear10 bit地址I2C总线中使用10位地址扩展了7位地址位数,但是10位地址和7位地址的设备可以连接到相同的I2C总线中,并且7位和10位地址均可以在所有总线速度模式中使用。在产生开始条件或重复开始后,紧跟其后产生10位地址。10位地址要占据两个字节。第一个字节中,前7位是组合1111 0XX,其中后两位XX是10位地址的两个最高有效位(MSB)。第一个字节中,第8位是R/W位原创 2021-07-08 21:35:10 · 7626 阅读 · 8 评论 -
I2C中的时钟同步与仲裁
文章目录时钟同步和仲裁1.时钟同步2.仲裁时钟拉伸系列文章《I2C总线(1)–数据传输格式与7位地址读写》;《I2C总线(2)–10位地址读写》;《I2C总线(4)–高速模式》;时钟同步和仲裁在多主设备中,不需要时钟同步和仲裁。而在多设备时,多个主设备可以同时在空闲的总线上开始发送数据,这时就需要决定哪一个来控制总线并完成它的数据传输。而这正是通过时钟同步和仲裁来完成的。1.时钟同步如果从设备希望主设备降低传输速率,可以通过将SCL主动拉低,延长SCL低电平时间的方法来通知主设备。当主设备下一次传原创 2021-07-08 21:44:54 · 5356 阅读 · 7 评论 -
I2C的高速模式(HS)
高速模式下的区别Hs-mode模式(高速模式)的传输速率可以达到3.4MB/s,仍然可以向下兼容快速模式+、快速模式或标准模式设备,用于在混合速度总线系统中进行双向通信。与标准模式相比,高速模式(Hs-mode)下,仲裁和时钟同步功能不执行,其他的串行总线协议和数据格式相同。为了实现高速传输,对I2C-bus规范做了如下改进:Hs-mode主设备具有SDAH(高速数据)的漏极开路输出缓冲器和用于SCLH(高速串行时钟)的漏极开路下拉和电流源上拉组合电路。通过这种电流源电路缩短了SCLH的上升时间。原创 2021-07-08 21:43:46 · 6593 阅读 · 1 评论 -
I2C中为什么线与?为什么要有上拉电阻?
文章目录为什么采用漏极开路?为什么要加上拉电阻?为什么要线与?总结全文系列文章:《I2C总线(1)–数据传输格式与7位地址读写》;《I2C总线(2)–10位地址读写》;《I2C总线(3)–时钟同步和仲裁》;《I2C总线(4)–高速模式》为什么采用漏极开路?首先,连接到 I2C 上的设备是开漏输出的。以漏极开漏输出(OD)为例,是指将输出级电路结构改为一个漏极开路输出的 MOS 管。这样做的好处在于:防止短路。可以实现“线与”逻辑,可以减少一个与门的使用,简化电路。结论:I2C支持多个主设备与原创 2021-07-12 20:35:46 · 14341 阅读 · 6 评论 -
I2C中START BYTE?为什么需要START BYTE?
什么是START BYTE?START BYTE会将开始条件的过程延长,就是在I2C生成START 条件之后,继续发送1个byte字节信号(0000_0001),master持续的将SDA线拉低7个周期。为什么需要START BYTE?如果微控制器具有片上硬件I2C总线接口,那它可以被编程为只能被总线的请求中断。当微控制没有这样的接口时,它必须不断地通过软件来监控总线,不断地轮询或监视总线的行为,这势必影响了数据传送的安全性,也增加了功耗。在这种情况下,如果采取正常情况下的start条件(在SCL为原创 2021-07-31 22:13:20 · 3570 阅读 · 2 评论