![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
项目笔记
文章平均质量分 92
小小verifier
材料转IC验证,分享每天学习笔记和心得...Keep hungry!Keep foolish!
展开
-
I2C的RTL代码设计
文章目录一、简介二、设计架构三、I2C的PAD设计四、寄存器的配置1. Prescale 寄存器( PRElo、PREhi )2. 控制寄存器(CTR)3. Transmit寄存器(TXR)4. Recieve寄存器(RXR)5. 状态寄存器(SR)五、RTL代码实现????:I2C协议介绍请看:I2C协议一、简介I2C是一个低速、多master多slave的单端串行数据总线,有两根线(SCL串行时钟线和SDA串行数据线)构成,高速模式可达到3.4MHz的传输速率,最高支持5MHz传输(utra-原创 2021-09-01 18:28:09 · 4636 阅读 · 3 评论 -
AHB2APB 同步桥的设计代码(Verilog)
????关于AHB2APB的设计请看:AHB2APB设计????关于AHB2APB的验证请看:AHB2APB验证????关于AHB2APB的验证请看:AHB2APB验证数据是否需要寄存一拍的控制信号的产生,如下代码: //------数据寄存------- wire rdata_reg_param; // REGISTER_RDATA,寄存读数据 wire wdata_reg_param; // REGISTER_WD原创 2021-08-25 00:14:36 · 11208 阅读 · 15 评论 -
设计AHB2APB同步桥
设计注意事项1.HREADYOUT信号从下图我们可以看到,master和slave都会有一个HREADY信号输入,slave产生HREADYOUT信号经过MUX后形成HREADY信号,如果刚开始HREADYOUT信号均为低,系统就会处在等待状态。要求:HREADYOUT信号在复位后必须为高。2.Memory Map的边界地址对齐当AHB总线上的master对slave进行读写时,发出的地址经过AHB总线的译码器(通过内存映射表) 产生该地址所对应slave的选择信号,选中对应的slave;这样就原创 2021-08-21 00:40:21 · 17104 阅读 · 6 评论 -
验证AHB2APB同步桥
文章目录项目SPEC相关协议测试点分解设计测试用例项目SPEC相关协议中文协议可以看:AHB5协议和APB4协议ARM英文原版协议:ARM官方文档网址测试点分解❔分解角度:SPEC文档、AHB协议、APB协议序号测试项目预期结果1APB协议(APB2 APB3 APB4)中的信号2APB clock频率 <= AHB clock 的频率,频率范围3AHB的不同BURST类型数据的读写访问BURST类型和数据位宽的各种排列组合,包括: 8原创 2021-08-04 00:08:09 · 13215 阅读 · 6 评论 -
I2C虚拟项目笔记(一)-virtual sequence
文章目录1. rkv_i2c_master_abrt_10b_rd_norstrt_virt_seq2. rkv_i2c_master_abrt_7b_addr_noack_virt_seq1. rkv_i2c_master_abrt_10b_rd_norstrt_virt_seq测试的目的:这个造的测试环境是 产生TX_ABRT_SORTCE中的ABRT_10B_RD_NORSTRT中断。ABRT_10B_RD_NORSTRT中断:master尝试在10bit地址下read数据,但是此时RESTAR原创 2021-07-30 22:42:10 · 13351 阅读 · 37 评论