硬件大类
sun shang chao
这个作者很懒,什么都没留下…
展开
-
EEPROM 和Flash 区别
对于EEPROM不需要擦除,可以直接进行编程操作,对于FLASH ROM,需要先擦除芯片内的内容,然后才可以写入新的内容。EEPROM以字节擦除,FLASH以扇区擦除.从使用角度看,EEPROM可以1个字节1个字节的写,写的时候没有限制。比如24C02FLASH写只能把1写为0,不能把0写为1。要想把0变成1,只能按块擦除,擦除后整块全为0xff。比如AM29F040B原创 2016-01-06 13:35:49 · 1830 阅读 · 0 评论 -
FPGA开发流程
原文地址:FPGA开发流程作者:SUN_403 FPGA设计流程如图,包括电路功能设计、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。1. 电路功能设计:选片,自顶向下设计方法,将系统分为若干单元,每个单元继续划分,直到可以使用EDA元件库。2. 设计输入:原理图输入法,HDL语言输入法。3.转载 2014-08-19 16:27:05 · 518 阅读 · 0 评论 -
光敏电阻
原文地址:光敏电阻作者:SUN_403 光敏电阻又称光导管,常用的制作材料为硫化镉,另外还有硒、硫化铝、硫化铅和硫化铋等材料。这些制作材料具有在特定波长的光照射下,其阻值迅速减小的特性。这是由于光照产生的载流子都参与导电,在外加电场的作用下作漂移运动,电子奔向电源的正极,空穴奔向电源的负极,从而使光敏电阻器的阻值迅速下降。 原理:某些物质吸收光子能量而改变物质电导率(电阻的倒数转载 2014-08-19 16:27:07 · 2376 阅读 · 0 评论 -
设备驱动程序
原文地址:设备驱动程序作者:SUN_403 英文名为“Device Driver”,全称为“设备驱动程序”是一种可以使计算机和设备通信的特殊程序,可以 说相当于硬件的接口,操作系统只有通过这个接口,才能控制硬件设备的工作,假如某设备的驱动程序未能正确安装,便不能正常工作。因此,驱动程序被誉为“ 硬件的灵魂”、“硬件的主宰”、和“硬件和系统之间的桥梁 程序以访问底层硬件的形式实现人机交转载 2014-08-19 16:27:14 · 526 阅读 · 0 评论 -
NIOS II常见编译问题解…
原文地址:II常见编译问题解答win7下的兼容性问题">NIOS II常见编译问题解答win7下的兼容性问题作者:SUN_403cygdrive/f/altera/10.0/nios2eds/components/altera_hal/build/system_rules.mk:120:/components/altera_hal/build/gnu_rules.mk: No such fil转载 2014-08-19 16:27:18 · 6591 阅读 · 0 评论 -
三端稳压器
原文地址:三端稳压器作者:SUN_403固定三端稳压器的原理 因为固定三端稳压器属于串联型稳压电路,因此它的原理等同于串联型稳压电路。举例说明如附图。 其中R1、Rp、R2组成的分压器是取样电路,从输出端取出部分电压UB2作为取样电压加至三极管T2的基极。稳压管Dz以其稳定电压Uz作为基准电压,加在T2的发射极上。R3是稳压管的限流电阻。三极管T2组成比较放大电路,它将取转载 2014-08-19 16:27:20 · 1183 阅读 · 0 评论 -
常规延迟和内嵌延迟
原文地址:常规延迟和内嵌延迟作者:SUN_403延迟时序控制在代码中使用关键字#和延迟的时间,就可以通过延迟来进行时序控制。延迟的时间可以是数字、变量或者表达式。延迟时序控制又分为两种:常规延迟和内嵌延迟。常规延迟在赋值语句的左边,系统执行到这一行代码时,系统先进行延迟,延迟完成后,再计算表达式,并将结果赋值给左边的变量;而内嵌延迟在赋值语句的右边,系统执行到这一行代码时,系统先立即计转载 2014-08-19 16:27:29 · 978 阅读 · 1 评论 -
关于《深入浅出教你玩转FPGA…
原文地址:关于《深入浅出教你玩转FPGA》中串口发送的verilog源代码分析作者:SUN_4031:num==11只维持一个clk时钟周期。2:en拉低和num清零是同时的,因为在clk上升沿来之前的那一顺时,en=1,num=11,互相满足要求。3: req相对en上升沿延迟了一拍,因为采用了边沿提取,相当与加了一个一个D锁存器。//tx_en脉冲上升沿检测,作为FIFO读使能信号转载 2014-08-19 16:27:36 · 1323 阅读 · 1 评论 -
对C语言编程者的Verilog开发…
原文地址:对C语言编程者的Verilog开发指南实例作者:长沙嵌入式 本文举例说明了如何用软件实现脉宽调制(PWM),如何将该设计转换成一个可以在FPGA中运行的逻辑块,并能利用存储器映射I/O接口通过软件完成对该逻辑块的控制。通过理解本文讨论的概念和内容,没有太多硬件知识的软件开发人员也能掌握在FPGA上开发硬件的技能。 在不远的将来,嵌入式系统设计师将能够根据哪个更有利于解决转载 2014-08-19 16:27:38 · 3100 阅读 · 0 评论 -
SDRAM的刷新操作
原文地址:SDRAM的刷新操作作者:SUN_403 刷新操作分为两种:自动刷新(Auto Refresh,简称 AR)与自刷新(SelfRefresh,简称 SR)。不论是何种刷新方式,都不需要外部提供行地址信息,因为这是一个内部的自动操作。对于 AR, SDRAM内部有一个行地址生成器(也称刷新计数器)用来自动的依次生成行地址。由于刷新是针对一行中的所有存储体进行,所以无需列寻址,或者说 C转载 2014-08-19 16:27:54 · 3593 阅读 · 0 评论 -
多色LED的原理
原文地址:多色LED的原理作者:SUN_403LED是半导体发光二极管。所以会显示不同的颜色。一是半导体中“掺杂”不同,这是它自己发出的光。二是加上的荧光粉不同,这是它自己光与荧光粉光的混合,例如蓝光芯片加黄粉的LED灯;或者LED发紫外光来激发荧光粉,所发光的颜色由荧光粉决定。转载 2014-08-19 16:27:56 · 3118 阅读 · 0 评论 -
Protel DXP 2004&…
原文地址:DXP 2004 title设置方法">Protel DXP 2004 title设置方法作者:SUN_403Protel DXP 2004 title设置方法一般有2种方法来设计SCH原理图中的TITLE BLOCK模块:1.利用DXP2004自带的TITLE模板,在原理图设计完成后,自己更改TITLE BLOCK模块的相关信息,具体方法如下:第一步 design->do转载 2014-08-19 16:25:53 · 825 阅读 · 0 评论 -
AS下载常见错误之一
原文地址:AS下载常见错误之一作者:SUN_403有的时候在通过AS口给配置芯片进行配置时候,Quartus会报错Error: Can't recognize siliconID for device 1,有可能是目标器件在软件中的选择与外部真正的目标器件不一致引起的。例如软件中选择了EPCS4,但是外部却是EPCS1。这样子一下不好分析是什么错误引起的,到底是配置芯片出问题了还是AS口连接有问转载 2014-08-19 16:26:16 · 3676 阅读 · 0 评论 -
为什么双绞线绞合可以减少相…
原文地址:为什么双绞线绞合可以减少相邻导线的电磁干扰?作者:SUN_403大家都知道通电导线是可以产生磁场的那么两根并行导线就是两个圆环形状的磁场相重合从剖面看就是两个园相交了那么这时如果一根导线切割另一根导线产生的磁场产生微弱电流,就会产生干扰。双绞线将两根导线分别承螺旋状绞合 首先使两个导线相对位移的机会减少。避免了切割对方磁感线的发生。第2更重要的是两根导线的磁感线相互呈螺旋形转载 2014-08-19 16:26:36 · 3007 阅读 · 0 评论 -
ISP和JTAG
原文地址:ISP和JTAG作者:SUN_403 JTAG是Joint Test ActionGroup(联合测试行动小组)的缩写,是一种国际标准测试协议(IEEE1149.1兼容),主要用于芯片内部测试。JTAG用来对芯片进行测试的基本原理是在器件内部定义一个TAP(Test AccessPort;测试访问口)通过专用的JTAG测试工具对内部节点进行测试。标准的JTAG接口是4线:TMS、转载 2014-08-19 16:26:38 · 1717 阅读 · 0 评论 -
曼彻斯特编码
曼彻斯特编码(Manchester Encoding),也叫做相位编码(PE),是一个同步时钟编码技术,被物理层使用来编码一个同步位流的时钟和数据。曼彻斯特编码被用在以太网媒介系统中。曼彻斯特编码提供一个简单的方式给编码简单的二进制序列而没有长的周期没有转换级别,因而防止时钟同步的丢失,或来自低频率位移在贫乏补偿的模拟链接位错误。在这个技术下,实际上的二进制数据被传输通过这个电缆,不是作为一个序列原创 2014-10-12 11:12:44 · 29779 阅读 · 1 评论 -
曼彻斯特编码器的vhdl实现代码
library IEEE;use IEEE.STD_LOGIC_1164.ALL; entity manchester_encode is Port ( clk : in STD_LOGIC; data_in : in STD_LOGIC; data_out : out STD_LOGIC);end manchester_encod原创 2014-10-12 11:10:57 · 1556 阅读 · 0 评论 -
关于阻塞赋值和非阻塞赋值的…
原文地址:关于阻塞赋值和非阻塞赋值的浅析作者:SUN_403阻塞和非阻塞语句作为verilogHDL语言的最大难点之一,一直困扰着FPGA设计者,即使是一个颇富经验的设计工程师,也很容易在这个点上犯下一些不必要的错误。阻塞和非阻塞可以说是血脉相连,但是又有着本质的差别。理解不清或运用不当,都往往会导致设计工程达不到预期的效果,而其中的错误又很隐晦。下面我给大家谈谈阻塞和非阻塞语句的本质区别和在F转载 2014-08-19 16:27:31 · 3621 阅读 · 0 评论 -
拉电流和灌电流
原文地址:拉电流和灌电流作者:SUN_403拉电流与灌电流1、概念 拉电流和灌电流是衡量电路输出驱动能力(注意:拉、灌都是对输出端而言的,所以是驱动能力)的参数,这种说法一般用在数字电路中。 这里首先要说明,芯片手册中的拉、灌电流是一个参数值,是芯片在实际电路中允许输出端拉、灌电流的上限值(允许最大值)。而下面要讲的这个概念是电路中的实际值。 由于数转载 2014-08-19 16:26:02 · 1099 阅读 · 0 评论 -
单片机晶振电路详解
原文地址:单片机晶振电路详解作者:SUN_403晶振电路 晶振是晶体振荡器的简称在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络 电工学上这个网络有两个谐振点以频率的高低分其中较低的频率是串联谐振 较高的频率是并联谐振 由于晶体自身的特性致使这两个频率的距离相当的接近 在这个极窄的频率范围内晶振等效为一个电感 所以只要晶振的两端并联上合适的电容它就会组成并联谐转载 2014-08-19 16:26:07 · 5746 阅读 · 0 评论 -
时序分析之建立时间和保持时…
原文地址:时序分析之建立时间和保持时间作者:SUN_403在电脑学习资料里。。。转载 2014-08-19 16:26:23 · 997 阅读 · 1 评论 -
Verilog中generate用法
原文地址:Verilog中generate用法作者:zeuxverilog2001中有generate这个语法,近日有用到,简单归纳如下:语法:1。genvar后面的for,变量必须是genvar变量;generate+if,不如`ifdef `else`endif;2。for里必须有begin,哪怕只有一句;3。begin必须有名称,原因见4;4。这里例化的模块名称是inst[j].转载 2014-08-19 16:26:27 · 5398 阅读 · 0 评论 -
芯片手册尺寸标注
原文地址:芯片手册尺寸标注作者:SUN_403芯片手册尺寸标注分类:电子技术2010-03-22 12:03 636人阅读 评论(0) 收藏 举报在芯片数据手册的outlinedime中,常见的英文缩写有BSC、SQ、TYP、NOM、MIN、REF等。像MIN、MAX、NOM都比较好理解。结合上图(我从ADA4938的datasheet截出来的),解释一下其它几个。不过有些转载 2014-08-19 16:26:29 · 7827 阅读 · 0 评论 -
位置无关代码PIC
原文地址:位置无关代码PIC作者:SUN_403 应用程序必须经过编译、汇编和链接后才变成可执行文件,在链接时,要对所有目标文件进行重定位(relocation),建立符号引用规则,同时为变量、函数等分配运行地址。当程序执行时,系统必须把代码加载到链接时所指定的地址空间,以保证程序在执行过程中对变量、函数等符号的正确引用,使程序正常运行。在具有操作系统的系统中,重定位过程由操作系统自动完成。转载 2014-08-19 16:26:54 · 497 阅读 · 0 评论 -
IIC总线
原文地址:IIC总线作者:SUN_403IIC总线工作原理 I2C总线进行数据传送时,时钟信号为高电平期间,数据线上的数据必须保持稳定,只有在时钟线上的信号为低电平期间,数据线上的高电平或低电平状态才允许变化。起始和终止信号:SCL线为高电平期间,SDA线由高电平向低电平的变化表示起始信号;SCL线为高电平期间,SDA线由低电平向高电平的变化表示终止信号。数据传送格式(1转载 2014-08-19 16:26:47 · 454 阅读 · 0 评论 -
RJ45
原文地址:RJ45作者:SUN_403RJ45接口信号定义,以及网线连接头信号安排 以太网 10/100Base-T 接口: Pin Name Description 1 TX+ Tranceive Data+ (发信号+) 2 TX- Tranceive Data- (发信号-) 3 RX+ Receive Data+ (收信号+) 4 n/c Not connected (空脚转载 2014-08-19 16:26:45 · 879 阅读 · 0 评论 -
曼彻斯特编码
原文地址:曼彻斯特编码作者:SUN_403 曼彻斯特编码(ManchesterEncoding),也叫做相位编码(PE),是一个同步时钟编码技术,被物理层使用来编码一个同步位流的时钟和数据。曼彻斯特编码被用在以太网媒介系统中。曼彻斯特编码提供一个简单的方式给编码简单的二进制序列而没有长的周期没有转换级别,因而防止时钟同步的丢失,或来自低频率位移在贫乏补偿的模拟链接位错误。在这个技术下,转载 2014-08-19 16:26:43 · 1719 阅读 · 0 评论 -
Modelsim仿真错误
原文地址:Modelsim仿真错误作者:SUN_403Error: (vsim-3601) Iteration limit reached attime2008-09-0921:29:51| 分类: 学海叶舟 |标签: |字号大中小 订阅# ** Error: (vsim-3601) Iteration limitreached at time 540 ns.-------转载 2014-08-19 16:26:18 · 1869 阅读 · 0 评论 -
光敏二极管
原文地址:光敏二极管作者:SUN_403 光敏二极管是将光信号变成电信号的半导体器件。它的核心部分也是一个PN结,和普通二极管相比,在结构上不同的是,为了便于接受入射光照,PN结面积尽量做的大一些,电极面积尽量小些,而且PN结的结深很浅,一般小于1微米。 光敏二极管是在反向电压作用之下工作的。没有光照时,反向电流很小(一般小于0.1微安),称为暗电流。当有光照时,携带能量的光子转载 2014-08-19 16:26:25 · 2565 阅读 · 0 评论 -
FPGA奇数和偶数分频器和半整…
原文地址:FPGA奇数和偶数分频器和半整数及任意小数分频器设计(Verilog程序)作者:SUN_403Author:---Engineer Lhrace 1、半整数分频占空比不为50%//说明:设计的史上最好用的半整数分频占空比不为50%,包含设计思路module div_5(clk,clk_div,cnt1,cnt2,temp1,temp2);//N+0.5input clk;o转载 2014-08-19 16:27:03 · 3071 阅读 · 1 评论 -
发光二极管和光敏二极管
原文地址:发光二极管和光敏二极管作者:SUN_403 发光二极管是半导体二极管的一种,可以把电能转化成光能;常简写为LED。发光二极管与普通二极管一样是由一个PN结组成,也具有单向导电性。当给发光二极管加上正向电压后,从P区注入到N区的空穴和由N区注入到P区的电子,在PN结附近数微米内分别与N区的电子和P区的空穴复合,产生自发辐射的荧光。不同的半导体材料中电子和空穴所处的能量状态不同。当电子转载 2014-08-19 16:26:56 · 3125 阅读 · 0 评论 -
STC和ATMEL
原文地址:STC和ATMEL作者:SUN_403STC 宏晶科技 STC是在深圳的一家8051单片机设计生产公司。STC系列的单片机现在在中国的51单片机市场上占有较大比例。宏晶科技现已成长为全球最大的8051单片机设计公司,现提供专用MCU设计服务.深圳宏晶科技有限公司是专业单片机供应商,致力于提供处于业内领先地位的,高性能STC系列MCU和SRAM.其产品已通过国际权威认证机构SGS(瑞转载 2014-08-19 16:26:40 · 1181 阅读 · 0 评论 -
逻辑单元 LE
原文地址:LE">逻辑单元 LE作者:SUN_403 逻辑单元 LE 是 FLEX 结构中最小的逻辑单元,每个 LE 含有一个提供4 输入组合逻辑函数的查找 表(LUT-Look Up Table) ,能够快速产生 4输入变量的任意逻辑函数输出.LE 还有一个带同步使能的可编程寄存器和一个进位链,一个级联链,FLEX10K 系列 CPLD 的 LE 结构图 LE 中的可编转载 2014-08-19 16:27:00 · 1840 阅读 · 0 评论 -
在三片串联型连线检测产品开…
原文地址:在三片串联型连线检测产品开发中遇到的问题作者:SUN_403在各个单片中进入主程序之前,必须先进行握手,使三片都协调起来,否则会出现不能解释的现象,例如必须在第三片中自己管脚先连一下再进行互联才行,否则直接互联会阻塞发码。转载 2014-08-19 16:27:16 · 499 阅读 · 0 评论 -
FPGA中边沿提取的verilog代…
原文地址:FPGA中边沿提取的verilog代码作者:SUN_403 always@(negedge clk, negedge rst) begin if (rst == 1'B0) din_1 else if(clk == 1'B0) begin i_posedge din_1 end e转载 2014-08-19 16:27:23 · 923 阅读 · 0 评论 -
9012三极管引脚图
原文地址:9012三极管引脚图作者:SUN_403转载 2014-08-19 16:27:25 · 7341 阅读 · 0 评论 -
寄存器,触发器,锁存器之间…
原文地址:寄存器,触发器,锁存器之间的区别与联系作者:SUN_403 寄存器一般是边沿触发的触发器,电路里叫register,而触发器就是各种逻辑门构成的包含电平触发和边沿触发的两种,而锁存器则是电平触发的。所以一般说来,我们只叫寄存器和锁存器两种,在时序电路中寄存器的作用就是只在时钟的边沿有效传输data(setuptime和hold time满足),而锁存器则在有效电平器件都可以传输da转载 2014-08-19 16:27:27 · 1240 阅读 · 0 评论 -
二进制码和格雷码的转换方法
原文地址:二进制码和格雷码的转换方法作者:SUN_403 二进制码->格雷码(编码):从最右边一位起,依次将每一位与左边一位异或(XOR),作为对应格雷码该位的值,最左边一位不变(相当于左边是0); 格雷码-〉二进制码(解码):从左边第二位起,将每位与左边一位解码后的值异或,作为该位解码后的值(最左边一位依然不变)。转载 2014-08-19 16:27:49 · 2342 阅读 · 0 评论 -
USB的线缆以及插头、插座(转…
原文地址:USB的线缆以及插头、插座(转自电脑圈圈)作者:狼之行USB是一个标准的协议,因此对线缆、插头、插座等有严格的规范要求。 在最初的标准里,USB接头有4条线:电源,D-,D+,地线。我们暂且把这样的叫做标准的USB接头吧。后来OTG出现了,又增加了miniUSB接头。而miniUSB接头则有5条线,多了一条ID线,用来标识身份用的。标准USB口只有A型和B型。其中每一型又分为插转载 2014-08-19 16:29:47 · 877 阅读 · 0 评论 -
USB设备的插入检测机制(转自…
原文地址:USB设备的插入检测机制(转自电脑圈圈)作者:狼之行 USB主机是如何检测到设备的插入的呢?首先,在USB集线器的每个下游端口的D+和D-上,分别接了一个15K欧姆的下拉电阻到地。这样,在集线器的端口悬空时,就被这两个下拉电阻拉到了低电平。而在USB设备端,在D+或者D-上接了1.5K欧姆上拉电阻。对于全速和高速设备,上拉电阻是接在D+上;而低速设备则是上拉电阻接在D-上。这样,转载 2014-08-19 16:29:51 · 1110 阅读 · 0 评论