IC笔试
sunshinelifes
IC设计工程师
展开
-
FPGA自动售卖机(verilog状态机设计)IC笔试
最近看了下IC笔试题,其中有一道题,自己花了点时间解决,为了记忆犹新,于是记录了下来。题目:设计一个自动饮料售卖机,饮料10分钱,硬币5分10分两种,并考虑找零。1.画出fsm。2.用verilog编程。3.设计工程中可使用的工具及设计大致过程。1.画出fsm第一步:定义它的输入输出。输入:a,b;其中a=1,投入5分;b=1,投入10分;输出:y,z;其中y=1,出饮料;z=1,...原创 2018-10-27 21:46:20 · 9728 阅读 · 6 评论 -
一元约简运算符 IC笔试
今天在工程中遇到了单目运算符,一查才知道是verilog基本操作符,又称一元约简运算符。(一)内容:与 &或 |非 ~(二)用法:把操作符放在前面&a(三)表示的意义:首先将操作数a的第一位和第二位进行与计算,将得到的计算结果进行和第三位与计算,依次类推,直到最后一位。同理,或,非的计算。工程具体例子:// 作为一个计数器always@(posedge ...原创 2019-02-19 19:08:25 · 506 阅读 · 0 评论 -
序列检测器,状态机和触发器的关系 IC笔试
What is the minimum number of flip flops to implement a state machine to detect the bit sequence 11011001 ?解析:实现状态机检测“”11011001“”的最小触发器数目是多少?考的是状态机将要使用到的编码。1.二进制码,就是正常的顺序编码,四个状态的话就是s_0 = 2’b00;s...原创 2019-07-17 09:41:57 · 1868 阅读 · 0 评论 -
打两拍的源码(verilog)和电路原理图 IC笔试
打几拍,在FPGA中和IC中很常用。算是入门必备。module hunter(input a,input clk,output reg a_d2);reg a_d1;always@(posedge clk){a_d2,a_d1}<={a_d1,a};endmodule原创 2019-08-12 20:20:31 · 7200 阅读 · 0 评论