ultra96中FSBL固化FPGA程序

1. bd文件（block design）右键选择生成 Create HDL Wrapper，出来的对话框选择Let Vivado manage wrapper and auto-update ，选择ok
2. 分配引脚 （选择open Elaborated Design）
3. 生成bitstream
4. 选择File->Export->Export Hardware，勾选include bitstream
5. 选择File->Launch SDK
6. 选择File->New->Application Project，Project name FSBL
7. 选择Next->Zynq MP FSBL，选择Finish
8. 完成后选择Xilinx->Creat Boot image
9. Architecture选择Zynq MP，选择Output BIF file path
10. 添加PS部分的elf，选择add，在SDK文件夹中找到FSBL->Debug找到FSBL.elf
11. 添加PL部分的bitstream，选择add，在runs文件夹中找到impl_1->design_1_wrapper,bit
12. 选择Creat Image
13. 成功生成boot.bin