硬件编程语言和编程器件

VerilogHDL与VHDL区别【1】：

VHDL——VHSIC(Very High Speed Integrated Circuit) HDL，由美国DOD支持开发的HDL，1987

年成为IEEE 1076-1987 标准，后修订为IEEE 1076-1993 标准。

Verilog来自C 语言，易学易用，编程风格灵活、简洁，使用者众多，特别在ASIC领域流行；

VHDL 来自ADA，语法严谨，比较难学，在欧洲和国内有较多使用者；

两者描述的设计层次有所不同：

„ VHDL：系统级、行为级、RTL 级、门级

„ VerilogHDL：行为级、RTL 级、门级、开关级

„ 不支持：电路级(spice)、版图级(GDSII/CIF)

verilog最早是用来模拟门电路逻辑的，对于逻辑建模比较方便，但是对于highlevel programming结构比较差。
VHDL有很多highlevel programming库支持，编程比较方便。但对于底层，门级别逻辑建模不是很方便，也不需要。因为FPGA设计流程里也不需要，用vhdl去建立门逻辑模型。
所以，FPGA设计的话VHDL应用比较多，设计ASIC的话用Verilog比较多。
还有，systemverilog 在verilog基础上添加了很多高级语言编程环境。但是，同样对于硬件建模就不是很方便了。【2】

FPGA和DSP的区别【3】：

两者功能比较：

FPGA【4】： 
时序控制能力强。（时序能力强，没有指令周期，速度快）
控制能力较强（由于没有指令集，不如ARM和单片机）。
数字信号处理及算法弱（这里讲的弱是指内部不集成DSP的前提下）

DSP：
时序控制能力较弱。（没办法。有了指令集，就有指令周期。而且受到时钟约束）
控制能力较强（有指令集。但是不是专业搞控制的）
数字信号处理及算法强（专业特长嘛）

DSP和FPGA开发的概述：
DSP，专用电路（内部结构已经固定）通过对RAM内部的指令和数据工作（这个是CPU和ARM等等的工作方式）所以开发遵循嵌入式软件的设计原则。调试应更注重于算法的实现。
FPGA，ASIC一种,经典FPGA的内部结构是寄存器+组合逻辑（查找表）。最后是按照逻辑电路进行设计。所以是属于硬件设计原则。调试除了需要关心功能以外，还需要关心电路方面的特性。比如说延迟，整体功率等等。

开发工具：
DSP仿真器，开发板。仿真器比较多，网上查吧，DSP仿真器，网上大堆的，嫌不够正规，TI网站自己找教程和datasheet。
FPGA：开发工具比较多，他分成综合工具，仿真工具和开发板，综合工具altera的Quartus和xilinx的ISE以及synplicity的synplify用的比较多。仿真么，modelsim，时序仿真利器。也是网上去找吧。多滴很~~

技术支持你不用担心~TI和Xilinx和Altera的支持非常非常地道。就一个问题。英文要好。至少你能静下心来看。上了他们的网站。你就知道什么叫专业。fpga还好，因为就几家大公司才有能力出。dsp么，具体问题具体分析咯。

选择策略方面。这个是经验谈啊：不能绝对的说。DSP么，专业性比较强。而且的确能做别的IC做不了的事情（人家里面乘法器资源没话说稳定性和效率在数字信号处理这块基本无人能出其右）FPGA呢相对来说可以运用的面比较广泛（不过也是近期的事情。其实FPGA很早就有。只是当初设计领域都是通信方面的。现在有集成CPU和DSP以及公司提供的软核的强力支持，设计面越来越广

FPGA、单片机、DSP、ASIC的区别【5】

Reference

【1】http://baike.baidu.com/view/31949.htm?fr=aladdin&fromtitle=Verilog&fromid=524752&type=syn

【2】天冷洗桑拿. https://www.zhihu.com/question/27587418/answer/56009856， 知乎.

【3】http://zhidao.baidu.com/link?url=ViRgsUugSwpTmtu5vMN079OXrN3BTW3rwCDYgNSk0gcU0l9SuBdwqYUIJ2cvqU4mTkoy_1fZ1PC-_JuxicFDWa

【4】http://www.21ic.com/jszt/fpga.htm

【5】http://www.guokr.com/post/64301/