- 博客(2)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 synopsys full_case parallel_case、casez、casex、One-hot FSM的使用
先说结论：① //synopsys full_case parallel_case在工作中非常不可控！在标准代码规范中，只能被应用于One-hot FSM的case语句。② 如果你想将该语句应用于其他的case语句，你需要非常清楚的知道综合器会将你的代码综合成什么。在通常情况下，将case语句default描述完整，不会需要用到这种指令语句。③ 尽量不在可综合的代码中使用casex、casez语句。1、casex和casezcasez是指对item中的高组态不关心，即忽略含有高阻态位"?“的比较。
2020-07-24 00:16:53
824
原创 Verilog关于signed、有符号数、算数移位、$signed()的使用
Verilog2001关于有符号数 signed 以及$signed()、$signed();的理解1、signed可以和reg和wire联合使用，用于定义有符号数。在代码中使用负的十进制数赋值给有符号数，在电路中是按该数值的补码形式存储的。如下：wire signed a;assign a = -8'd1;使用display显示a的二进制=11111111，十进制= -1，如下：$display("signed a =%b=%d",a,a); //signed a =11111111=
2020-07-22 03:31:36
34489
6
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人