3.3 CMOS门电路

 

3.3 CMOS门电路

3.3.1 MOS管的开关特性

在CMOS集成电路中，以金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOS管）作为开关器件。

一、MOS管的结构和工作原理

图3.3.1所示是MOS管的结构示意图和符号。在P型半导体衬底（图中用B标示）上，制作两个高掺杂浓度的N型区，形成MOS管的源极S（Source）和漏极D（Drain）。第三个电极称为栅极G（Gate），通常用金属铝或多晶硅制作。栅极和衬底之间被二氧化硅绝缘层隔开，绝缘层的厚度极薄，在0.1微米以内。

图3.3.1 MOS管的结构和符号

如果在漏极和源极之间加上电压 𝑉𝐷𝑆VDS​，而令栅极和源极之间的电压 𝑉𝐺𝑆=0VGS​=0，则由于漏极和源极之间相当于两个PN结背向地串联，所以 𝑉𝐷𝑆VDS​ 间不导通，𝐼𝐷=0ID​=0。

当栅极和源极之间加有正电压 𝑉𝐺𝑆VGS​，而且大于某个电压值 𝑉𝑡ℎVth​ 时，由于栅极与衬底间电场的吸引，使衬底中的少数载流子——电子聚集到栅极下面的衬底表面，形成一个N型的反型层。这个反型层就构成了D-S间的导电沟道，于是有电流 𝐼𝐷ID​ 流通。𝑉𝑡ℎVth​ 称为MOS管的开启电压。因为导电沟道属于N型，而且在 𝑉𝐺𝑆=0VGS​=0 时不存在导电沟道，必须加以足够高的栅极电压才有导电沟道形成，所以将这种类型的MOS管称为N沟道增强型MOS管。

随着 𝑉𝐺𝑆VGS​ 的升高，导电沟道的截面积也将加大， 𝐼𝐷ID​ 增加。因此，可以通过改变 𝑉𝐺𝑆VGS​ 的大小控制 𝐼𝐷ID​ 。

二、MOS管的输入特性和输出特性

若以栅极-源极间的回路为输入回路，以漏极-源极间的回路为输出回路，则称为共源接法，如图3.3.2(a)所示。由图3.3.1可见，栅极和衬底间被二氧化硅绝缘层所隔离，在栅极和源极间加上电压以后，不会有栅极电流流通，可以认为栅极电流等于零。因此，就不必要再画输入特性曲线来表示了。

图3.3.2(b)给出了共源极接法下的输出特性曲线。这个曲线又称为MOS管的漏极特性曲线。

图3.3.2 MOS管共源接法及其输出特性曲线

漏极特性曲线分为三个工作区。当 𝑉𝐷𝑆<𝑉𝑡ℎVDS​<Vth​ 时，漏极和源极之间没有导电沟道， 𝐼𝐷=0ID​=0。这时 𝑉𝐷𝑆VDS​ 间的内阻非常大，可达10^9欧姆以上。因此，将曲线上 𝑉𝐷𝑆<𝑉𝑡ℎVDS​<Vth​ 的区域称为截止区。

当 𝑉𝐷𝑆>𝑉𝑡ℎVDS​>Vth​ 以后， 𝑉𝐷𝑆VDS​ 间出现导电沟道，有 𝐼𝐷ID​ 产生。曲线上 𝑉𝐷𝑆>𝑉𝑡ℎVDS​>Vth​ 的部分又可分成两个区域。图3.3.2(b)所示漏极特性上虚线左边的区域称为可变电阻区。在这个区域里，当 𝑉𝐺𝑆VGS​ 一定时， 𝐼𝐷ID​ 与 𝑉𝐷𝑆VDS​ 之比近似地等于一个常数，具有类似于线性电阻的性质。等效电阻的大小和 𝑉𝐺𝑆VGS​ 的数值有关。在 𝑉𝐺𝑆=0VGS​=0 时，MOS导通电阻 𝑅𝐷𝑆(𝑜𝑛)RDS(on)​ 和 𝑉𝐺𝑆VGS​ 的关系由下式给出：

𝑅𝐷𝑆(𝑜𝑛)≈1𝜇𝐶𝑜𝑥𝑊𝐿(𝑉𝐺𝑆−𝑉𝑡ℎ)RDS(on)​≈μCox​LW​(VGS​−Vth​)1​

上式表明，在 𝑉𝐺𝑆>𝑉𝑡ℎVGS​>Vth​ 的情况下， 𝑅𝐷𝑆(𝑜𝑛)RDS(on)​ 近似地与 𝑉𝐺𝑆VGS​ 成反比。为了得到较小的导通电阻，应取尽可能大的 𝑉𝐺𝑆VGS​ 值。

图3.3.2(b)中漏极特性曲线上虚线以右的区域称为恒流区。恒流区里漏极电流 𝐼𝐷ID​ 的大小基本上由 𝑉𝐺𝑆VGS​ 决定， 𝑉𝐷𝑆VDS​ 的变化对 𝐼𝐷ID​ 的影响很小。 𝐼𝐷ID​ 与 𝑉𝐺𝑆VGS​ 的关系由下式给出：

𝐼𝐷=12𝜇𝐶𝑜𝑥𝑊𝐿(𝑉𝐺𝑆−𝑉𝑡ℎ)2ID​=21​μCox​LW​(VGS​−Vth​)2

表示 𝐼𝐷ID​ 与 𝑉𝐺𝑆VGS​ 关系的曲线称为MOS管的转移特性曲线，如图3.3.3所示。这条曲线也可以从漏极特性曲线做出。在恒流区中 𝑉𝐷𝑆VDS​ 为不同数值时对转移特性的影响不大。

图3.3.3 MOS管的转移特性曲线

三、MOS管的基本开关电路

以MOS管取代图3.1.1(a)中的开关S，便得到了图3.3.4所示的MOS管开关电路。

图3.3.4 MOS管的基本开关电路

当 𝑉𝐺𝑆<𝑉𝑡ℎVGS​<Vth​ 时，MOS管工作在截止区。只要负载电阻 𝑅𝐿RL​ 远远小于MOS管的截止内阻 𝑅𝑜𝑓𝑓Roff​，在输出端即为高电平 𝑉𝐷𝐷VDD​，且 𝑉𝑜𝑢𝑡=𝑉𝐷𝐷Vout​=VDD​。这时MOS管的D-S间就相当于一个断开的开关。

当 𝑉𝐺𝑆>𝑉𝑡ℎVGS​>Vth​，并且在 𝑉𝐷𝑆VDS​ 较高的情况下，MOS管工作在恒流区，随着 𝑉𝐺𝑆VGS​ 的升高， 𝐼𝐷ID​ 增加，而 𝑉𝑜𝑢𝑡Vout​ 随之下降。由于 𝑉𝐺𝑆VGS​ 与 𝐼𝐷ID​ 变化量之比不是正比关系，所以 𝑉𝑜𝑢𝑡Vout​ 为不同数值下 Δ𝑉𝑜𝑢𝑡ΔVout​ 与 Δ𝑉𝐺𝑆ΔVGS​ 之比（即电压放大倍数）也不是常数。这时电路工作在放大状态。

当 𝑉𝐺𝑆VGS​ 继续升高以后，MOS管的导通内阻 𝑅𝐷𝑆(𝑜𝑛)RDS(on)​ 变得很小（通常在1 k欧姆以内，有的甚至可以小于100欧姆），只要 𝑅𝐿>𝑅𝐷𝑆(𝑜𝑛)RL​>RDS(on)​，则开关电路的输出端将为低电平 𝑉𝑜𝑢𝑡Vout​，且 𝑉𝑜𝑢𝑡=0Vout​=0。这时MOS管的D-S间相当于一个闭合的开关。

综上所述，只要电路参数选择得合理，就可以做到输入为低电平时MOS管截止，开关电路输出高电平；而输入为高电平时MOS管导通，开关电路输出低电平。

四、MOS管的开关等效电路

由于MOS管截止时漏极和源极之间的内阻 𝑅𝑜𝑓𝑓Roff​ 非常大，所以截止状态下的等效电路可以用断开的开关代替，如图3.3.5(a)所示。MOS管导通状态下的内阻 𝑅𝐷𝑆(𝑜𝑛)RDS(on)​ 约在1 k欧姆以内，而且与 𝑉𝐺𝑆VGS​ 的数值有关。因为这个电阻阻值有时不能忽略不计，所以在图3.3.5(b)导通状态的等效电路中画出了导通电阻 𝑅𝐷𝑆(𝑜𝑛)RDS(on)​。

图中的 𝐶𝐺𝑆CGS​ 代表栅极的输入电容。𝐶𝐺𝑆CGS​ 的数值约为几皮法。由于开关电路的输出端不可避免地会带有一定的负载电容，所以在动态工作情况下（即 𝑉𝐺𝑆VGS​ 在高、低电平间跳变时），漏极电流 𝐼𝐷ID​ 的变化和输出电压 𝑉𝑜𝑢𝑡Vout​ 的变化都将滞后于输入电压的变化。

图3.3.5 MOS管的开关等效电路

五、MOS管的四种类型

1. N沟道增强型 图3.3.1中的MOS管属于N沟道增强型。这种类型的MOS管采用P型衬底，导电沟道是N型。在 𝑉𝐺𝑆=0VGS​=0 时没有导电沟道，开启电压 𝑉𝑡ℎVth​ 为正。工作时使用正电源，同时应将衬底接源极或者接到系统的最低电位上。

   在图3.3.1给出的符号中，用D-S间断开的线段表示 𝑉𝐺𝑆=0VGS​=0 时没有导电沟道，即MOS管为增强型。衬底B上的箭头指向MOS管内部，表示导电沟道为N型。栅极引出端画在靠近源极一侧。

2. P沟道增强型 图3.3.6是P沟道增强型MOS管的结构示意图和符号。它采用N型衬底，导电沟道为P型。 𝑉𝐺𝑆=0VGS​=0 时不存在导电沟道，只有在栅极上加以足够大的负电压时，才能把N型衬底中的少数载流子——空穴吸引到栅极下面的衬底表面，形成P型的导电沟道。因此，P沟道增强型MOS管的开启电压 𝑉𝑡ℎVth​ 为负值。这种MOS管工作时使用负电源，同时需将衬底接源极或接至系统的最高电位上。

   图3.3.6 P沟道增强型MOS管的结构与符号

   P沟道增强型MOS管的符号如图3.3.6中所示，其中衬底上指向外部的箭头表示导电沟道为P型。

   图3.3.7 P沟道增强型MOS管的漏极特性

   图3.3.8是P沟道增强型MOS管的开关电路。当 𝑉𝐺𝑆=0VGS​=0 时，MOS管不导通，输出为低电平 𝑉𝑆𝑆VSS​。只要 𝑅𝐿RL​ 远小于MOS管的截止内阻 𝑅𝑜𝑓𝑓Roff​，则 𝑉𝑜𝑢𝑡=𝑉𝑆𝑆Vout​=VSS​。

   图3.3.8 用P沟道增强型MOS管接成的开关电路

   当 𝑉𝐺𝑆<𝑉𝑡ℎVGS​<Vth​ 时，MOS管导通，输出为高电平 𝑉𝐷𝐷VDD​。只要 𝑅𝐿RL​ 远大于MOS管的导通内阻 𝑅𝐷𝑆(𝑜𝑛)RDS(on)​，则 𝑉𝑜𝑢𝑡≈0Vout​≈0。

3. N沟道耗尽型 N沟道耗尽型MOS管的结构形式与N沟道增强型MOS管的相同，都采用P型衬底，导电沟道为N型。所不同的是在耗尽型MOS管中，栅极下面的二氧化硅绝缘层中掺进了一定浓度的正离子。这些正离子所形成的电场足以将衬底中的少数载流子——电子吸引到栅极下面的衬底表面，在D-S间形成导电沟道。因此，在 𝑉𝐺𝑆=0VGS​=0 时就已经有导电沟道存在了。𝑉𝐺𝑆VGS​ 为正时导电沟道变宽，𝐼𝐷ID​ 增大； 𝑉𝐺𝑆VGS​ 为负时导电沟道变窄， 𝐼𝐷ID​ 减小。直到 𝑉𝐺𝑆VGS​ 小于某一个负电压值 𝑉𝑡ℎ(𝑜𝑓𝑓)Vth(off)​ 时，导电沟道才消失，MOS管截止。 𝑉𝑡ℎ(𝑜𝑓𝑓)Vth(off)​ 称为N沟道耗尽型MOS管的夹断电压。

   图3.3.9 N沟道耗尽型MOS管的符号

   在正常工作时，N沟道耗尽型MOS管的衬底同样应接至源极或系统的最低电位上。

4. P沟道耗尽型 P沟道耗尽型MOS管与P沟道增强型MOS管的结构形式相同，也是N型衬底，导电沟道为P型。所不同的是在P沟道耗尽型MOS管中， 𝑉𝐺𝑆=0VGS​=0 时已经有导电沟道存在了。当 𝑉𝐺𝑆VGS​ 为负时导电沟道进一步加宽， 𝐼𝐷ID​ 的绝对值增加；而 𝑉𝐺𝑆VGS​ 为正时导电沟道变窄， 𝐼𝐷ID​ 的绝对值减小。当 𝑉𝐺𝑆VGS​ 的正电压大于夹断电压 𝑉𝑡ℎ(𝑜𝑓𝑓)Vth(off)​ 时，导电沟道消失，管子截止。

   图3.3.10 P沟道耗尽型MOS管的符号

   工作时应将P沟道耗尽型MOS管的衬底和源极相连，或将衬底接至系统的最高电位上。

四种类型MOS管的比较见表3.3.1

MOS管类型	衬底材料	导电沟道	开启电压极性	夹断电压
N沟道增强型	P型	N型	正	-
P沟道增强型	N型	P型	负	-
N沟道耗尽型	P型	N型	-	正
P沟道耗尽型	N型	P型	-	负

通过上述分析，可以看出MOS管具有优良的开关特性和广泛的应用前景。在实际的数字集成电路设计中，合理选择和使用不同类型的MOS管，可以实现各种复杂的逻辑功能和电路结构。

 

3.3.2 CMOS反相器的电路结构和工作原理

CMOS反相器（亦称为非门）的电路结构是CMOS电路的基本结构形式。同时，CMOS反相器和下面将会介绍到的CMOS传输门又是构成复杂CMOS逻辑电路的两种基本单元。因此，我们需要对CMOS反相器的工作原理和电气特性做比较全面和深入的分析。

一、CMOS反相器的电路结构

CMOS反相器的基本电路结构形式为图3.3.11所示的有源负载反相器，其中T1是P沟道增强型MOS管，T2是N沟道增强型MOS管。

图3.3.11 CMOS反相器

(a) 结构示意图

(b) 电路图

(c) 输入低电平时近似的等效电路

(d) 输入高电平时近似的等效电路

如果T1和T2的开启电压分别为 𝑉𝑡𝑝Vtp​ 和 𝑉𝑡𝑛Vtn​，同时令 𝑉𝐷𝐷>𝑉𝑡𝑝+∣𝑉𝑡𝑛∣VDD​>Vtp​+∣Vtn​∣，那么当 𝑉𝑖𝑛=0Vin​=0 时，有：

𝑉𝐺𝑆1=𝑉𝐷𝐷−0=𝑉𝐷𝐷VGS1​=VDD​−0=VDD​ 𝑉𝐺𝑆2=0−0=0VGS2​=0−0=0

故T1导通，而且导通内阻很低（在 𝑉𝐷𝐷VDD​ 足够大时可小于1kΩ）；而T2截止，内阻很高（可达10^6 - 10^9Ω）。因此，可以用图3.3.11(c)近似的等效电路表示此时电路的工作状态，输出为高电平 𝑉𝐷𝐷VDD​，且 𝑉𝑜𝑢𝑡=𝑉𝐷𝐷Vout​=VDD​。

当 𝑉𝑖𝑛=𝑉𝐷𝐷Vin​=VDD​ 时，则有：

𝑉𝐺𝑆1=𝑉𝐷𝐷−𝑉𝐷𝐷=0VGS1​=VDD​−VDD​=0 𝑉𝐺𝑆2=𝑉𝐷𝐷−0=𝑉𝐷𝐷VGS2​=VDD​−0=VDD​

故T1截止而T2导通，输出为低电平0V，且 𝑉𝑜𝑢𝑡=0Vout​=0。电路的工作状态可以用图3.3.11(d)近似的等效电路表示。

可见，输出与输入之间为逻辑非的关系。正因为如此，通常也将非门称为反相器（Inverter）。无论 𝑉𝑖𝑛Vin​ 是高电平还是低电平，T1和T2总是工作在一个导通而另一个截止的状态，即所谓互补状态，所以把这种电路结构形式称为互补对称式金属-氧化物-半导体电路（Complementary-Symmetry Metal-Oxide-Semiconductor Circuit，简称CMOS电路）。

由于静态下无论 𝑉𝑖𝑛Vin​ 是高电平还是低电平，T1和T2总有一个是截止的，而且截止内阻又极高，流过T1和T2的静态电流极小，因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的一大优点。

二、电压传输特性和电流传输特性

在图3.3.11(b)所示的CMOS反相器电路中，设 𝑉𝐷𝐷>𝑉𝑡𝑛+∣𝑉𝑡𝑝∣VDD​>Vtn​+∣Vtp​∣，且 𝑉𝑡𝑝=−𝑉𝑡𝑛Vtp​=−Vtn​，T1和T2具有同样的导通内阻 𝑅𝐷𝑆(𝑜𝑛)RDS(on)​ 和截止内阻 𝑅𝑜𝑓𝑓Roff​，则输出电压随输入电压变化的曲线，亦即电压传输特性如图3.3.12所示。

图3.3.12 CMOS反相器的电压传输特性

当反相器工作于电压传输特性的AB段时，由于 𝑉𝑖𝑛<𝑉𝑡𝑛Vin​<Vtn​，而 𝑉𝐺𝑆1>∣𝑉𝑡𝑝∣VGS1​>∣Vtp​∣，故T1导通并工作在低内阻的电阻区，T2截止，分压的结果使 𝑉𝑜𝑢𝑡=𝑉𝐷𝐷Vout​=VDD​。

在特性曲线的CD段，由于 𝑉𝑖𝑛>𝑉𝐷𝐷−∣𝑉𝑡𝑝∣Vin​>VDD​−∣Vtp​∣，使 ∣𝑉𝐺𝑆1∣<∣𝑉𝑡𝑝∣∣VGS1​∣<∣Vtp​∣，故T1截止。而 𝑉𝐺𝑆2>𝑉𝑡𝑛VGS2​>Vtn​，T2导通，因此 𝑉𝑜𝑢𝑡=0Vout​=0。

在BC段，即 𝑉𝑡𝑛<𝑉𝑖𝑛<𝑉𝐷𝐷−∣𝑉𝑡𝑝∣Vtn​<Vin​<VDD​−∣Vtp​∣ 的区间里， 𝑉𝐺𝑆1>∣𝑉𝑡𝑝∣VGS1​>∣Vtp​∣， 𝑉𝐺𝑆2>𝑉𝑡𝑛VGS2​>Vtn​，T1和T2同时导通。如果T1和T2的参数完全对称，则 𝑉𝑜𝑢𝑡Vout​ 即工作于电压传输特性转折区的中点。我们将电压传输特性转折区中点所对应的输入电压称为反相器的阈值电压（threshold voltage），用 𝑉𝑡ℎVth​ 表示。 𝑉𝑡ℎ≈𝑉𝐷𝐷2Vth​≈2VDD​​。

从图3.3.12所示的曲线上还可以看到，CMOS反相器 𝑉𝑖𝑛−𝑉𝑜𝑢𝑡Vin​−Vout​ 的电压传输特性上不仅线性度好，而且转折区的变化率很大，因此它更接近于理想的开关特性。

图3.3.13 CMOS反相器的电流传输特性

图3.3.13所示为漏极电流随输入电压而变化的曲线，即所谓电流传输特性。这个特性也可以分成三个工作区。在AB段，因为T1工作在截止状态，内阻非常高，所以流过T1和T2的漏极电流几乎等于零。

在CD段，因为T2为截止状态，内阻非常高，所以流过T1和T2的漏极电流也几乎为零。

在特性曲线的BC段中，T1和T2同时导通，有电流 𝐼𝐷ID​ 流过T1和T2，而在此区域 𝐼𝐷ID​ 最大。考虑到CMOS电路的这一特点，在使用这类器件时不应使之长期工作在电流传输特性的BC段（即 𝑉𝑡𝑛<𝑉𝑖𝑛<𝑉𝐷𝐷−∣𝑉𝑡𝑝∣Vtn​<Vin​<VDD​−∣Vtp​∣），以防止器件因功耗过大而损坏。

三、输入端噪声容限

从图3.3.12所示的CMOS反相器电压传输特性上可以看到，当输入电压 𝑉𝑖𝑛Vin​ 偏离正常的低电平（𝑉𝑖𝑛=0Vin​=0）而升高时，输出的高电平并不立刻改变。同样，当输入电压 𝑉𝑖𝑛Vin​ 偏离正常的高电平（𝑉𝑖𝑛=𝑉𝐷𝐷Vin​=VDD​）而降低时，输出的低电平也不会立刻改变。因此，在保证输出高、低电平基本不变（变化的大小不超过规定的允许限度）的条件下，允许输入信号的高、低电平有一个波动范围，这个范围称为输入端的噪声容限。

图3.3.14 输入端噪声容限示意图

图3.3.14给出了噪声容限的计算方法。因为在将许多门电路互相连接组成系统时，前一级门电路的输出就是后一级门电路的输入，所以根据输出高电平的最小值 𝑉𝑂𝐻VOH​ 和输入高电平的最小值 𝑉𝐼𝐻VI​H 便可求得输入为高电平时的噪声容限为：

𝑁𝐻=𝑉𝑂𝐻−𝑉𝐼𝐻NH​=VOH​−VI​H

同理，根据输出低电平的最大值 𝑉𝑂𝐿VOL​ 和输入低电平的最大值 𝑉𝐼𝐿VI​L 可求得输入为低电平时的噪声容限为：

𝑁𝐿=𝑉𝐼𝐿−𝑉𝑂𝐿NL​=VI​L−VOL​

在CMOS门电路中，当负载为另外的门电路的情况下（负载电流几乎等于零，相当于空载情况），规定 𝑉𝑂𝐻=𝑉𝐷𝐷−0.1𝑉VOH​=VDD​−0.1V，𝑉𝑂𝐿=0.1𝑉VOL​=0.1V。测试结果表明，在输出高、低电平的变化不大于限定的10% 𝑉𝐷𝐷VDD​ 情况下，输入信号高、低电平允许的变化量约为30% 𝑉𝐷𝐷VDD​。因此得到 𝑁𝐻=𝑁𝐿=0.3𝑉𝐷𝐷NH​=NL​=0.3VDD​。可见，CMOS电路的噪声容限大小是和 𝑉𝐷𝐷VDD​ 有关的。 𝑉𝐷𝐷VDD​ 越高，噪声容限越大。

图3.3.15 CMOS反相器输入噪声容限与 𝑉𝐷𝐷VDD​ 的关系

图3.3.15中给出了 𝑁𝐻NH​ 和 𝑁𝐿NL​ 随 𝑉𝐷𝐷VDD​ 变化的情况。不同系列CMOS电路的 𝑁𝐻NH​ 和 𝑁𝐿NL​ 具体数值可以用上式求出。

3.3.3 CMOS反相器的静态输入特性和输出特性

为了正确地处理门电路与门电路、门电路与其他电路之间的连接问题，必须了解门电路输入端和输出端的伏安特性，也就是通常所说的输入特性和输出特性。

一、输入特性

所谓输入特性，是指从反相器输入端看进去的输入电压与输入电流的关系。

因为MOS管的栅极和衬底之间的绝缘介质非常薄（约1000 Å），极易被击穿（耐压约100 V），所以必须采取保护措施，防止因接触到带静电电荷物体时发生静电放电而损坏。

在目前生产的CMOS集成电路中都采用了各种形式的输入保护电路，图3.3.16所示的保护电路就是常用的两种。在74HC系列的CMOS器件中，多采用类似于图3.3.16(a)所示的输入保护电路（实际的电路有时更复杂一些）。图中的D1和D2都是双极型二极管，它们的正向导通压降 𝑉𝐹=0.5VF​=0.5 - 0.7 V，反向击穿电压约为30 V。由于D2是在输入端的N型扩散电阻区和P型衬底间自然形成的，是一种所谓分布式二极管结构，所以在图3.3.16(a)中用一条虚线和两端的两个二极管表示。这种分布式二极管结构可以通过较大的电流。R1的阻值一般在1.5 - 2.5 kΩ之间。C1和C2分别表示T1和T2的栅极等效电容。

图3.3.16 CMOS反相器的输入保护电路

(a) 74HC系列的输入保护电路

(b) 4000系列的输入保护电路

(c) 正常工作范围内CMOS反相器的输入等效电路

在输入信号电压的正常工作范围内（0 ≤ 𝑉𝑖𝑛Vin​ ≤ 𝑉𝐷𝐷VDD​）输入保护电路不起作用。输入端的等效电路可以用输入电容C1和输入电阻R1并联电路表示，如图3.3.16(c)所示。C1的典型数值约为5 pF，R1的数值在10 MΩ以上。

若二极管的正向导通压降为 𝑉𝐹VF​，则 𝑉𝑖𝑛>𝑉𝐷𝐷+𝑉𝐹Vin​>VDD​+VF​ 时，D1导通，将T1和T2的栅极电位 𝑉𝐺VG​ 钳在 𝑉𝐷𝐷+𝑉𝐹VDD​+VF​，保证加到C1上的电压不超过 𝑉𝐷𝐷+𝑉𝐹VDD​+VF​。而当 𝑉𝑖𝑛<−0.7𝑉Vin​<−0.7V 时，D2导通，将栅极电位 𝑉𝐺VG​ 钳在 -𝑉𝐹VF​，保证加到C1上的电压也不会超过 𝑉𝐷𝐷+𝑉𝐹VDD​+VF​。因为多数CMOS集成电路使用的 𝑉𝐷𝐷VDD​ 不超过18 V，所以加到C1和C2上的电压不会超过允许的耐压极限。

在输入端出现瞬时的过冲电压使D1或D2发生击穿的情况下，只要反向击穿电流不过大，而且持续时间很短，那么在反向击穿电压消失后D1和D2的PN结仍可恢复工作。

当然，这种保护措施是有一定限度的。通过D1或D2的正向导通电流过大或反向击穿电流过大，都会损坏输入保护电路，进而使MOS管栅极被击穿。因此，在可能出现上述情况时，还必须采取一些附加的保护措施，并注意器件的正确使用方法。

根据图3.3.16(a)所示的输入保护电路可以画出它的输入特性曲线，如图3.3.17(a)所示。在 -𝑉𝐷𝐷VDD​ < 𝑉𝑖𝑛Vin​ < 𝑉𝐷𝐷+𝑉𝐹VDD​+VF​ 范围内，输入电流 𝐼𝑖𝑛=0Iin​=0。当 𝑉𝑖𝑛>𝑉𝐷𝐷+𝑉𝐹Vin​>VDD​+VF​ 或 𝑉𝑖𝑛<−𝑉𝐹Vin​<−VF​ 以后， 𝐼𝑖𝑛Iin​ 的绝对值随 𝑉𝑖𝑛Vin​ 绝对值的增加而迅速加大。电流的绝对值将由输入信号的电压和内阻所决定。

图3.3.17 CMOS反相器的输入特性

(a) 图3.3.16(a)电路的输入特性

(b) 图3.3.16(b)电路的输入特性

图3.3.16(b)是另一种常见于4000系列CMOS器件中的输入保护电路，它的输入特性如图3.3.17(b)所示。这个电路同样能保证加到C1和C2上的电压不会超过 𝑉𝐷𝐷+𝑉𝐹VDD​+VF​。

二、输出特性

从反相器输出端看进去的输出电压与输出电流的关系，称为输出特性。

1. 低电平输出特性

当输出为低电平，即 𝑉𝑜𝑢𝑡=𝑉𝑂𝐿Vout​=VOL​ 时，反相器的P沟道管截止、N沟道管导通，工作状态如图3.3.18所示。这时负载电流I从负载电路注入T2，输出电平随 𝐼𝑜𝑢𝑡Iout​ 增加而提高，如图3.3.19所示。因为这时的 𝑉𝑜𝑢𝑡Vout​ 就是T2的 𝑉𝐷𝑆VDS​，所以 𝑉𝑜𝑢𝑡Vout​ 与 𝐼𝑜𝑢𝑡Iout​ 的关系曲线实际上也就是T2管的漏极特性曲线。从曲线上还可以看到，由于T2的导通内阻与 𝑉𝐺𝑆VGS​ 大小有关， 𝐼𝑜𝑢𝑡Iout​ 越大导通内阻越小，所以同样的 𝐼𝑜𝑢𝑡Iout​ 值下 𝑉𝑜𝑢𝑡Vout​ 越高，T2导通时的 𝑉𝐷𝑆VDS​ 越大， 𝑉𝑜𝑢𝑡Vout​ 也越低。在74HC、74AHC系列CMOS集成电路中，当 𝑉𝐷𝐷=5𝑉VDD​=5V 时，N沟道MOS管导通电阻的典型数值小于1 kΩ。

图3.3.18 𝑉𝑜𝑢𝑡=𝑉𝑂𝐿Vout​=VOL​ 时CMOS反相器的工作状态

图3.3.19 CMOS反相器的低电平输出特性

1. 高电平输出特性

当CMOS反相器的输出为高电平，即 𝑉𝑜𝑢𝑡=𝑉𝑂𝐻Vout​=VOH​ 时，P沟道管导通而N沟道管截止，电路的工作状态如图3.3.20所示。这时的负载电流I是从门电路的输出端流出的，与规定的负载电流正方向相反，在图3.3.21所示的输出特性曲线上为负值。

图3.3.20 𝑉𝑜𝑢𝑡=𝑉𝑂𝐻Vout​=VOH​ 时CMOS反相器的工作状态

图3.3.21 CMOS反相器的高电平输出特性

由图3.3.20可见，这时 𝑉𝑜𝑢𝑡Vout​ 的数值等于 𝑉𝐷𝐷VDD​ 减去T1管的导通压降。随着负载电流的增加，T1的导通压降加大， 𝑉𝑜𝑢𝑡Vout​ 下降。如前所述，因为MOS管的导通内阻与 𝑉𝐺𝑆VGS​ 大小有关，所以在同样的 𝐼𝑜𝑢𝑡Iout​ 值下 𝑉𝐷𝐷VDD​ 越高，则T1导通时 𝑉𝐺𝑆VGS​ 越负，它的导通内阻越小， 𝑉𝑜𝑢𝑡Vout​ 也就下降得越少，如图3.3.21所表示的那样。在74HC、74AHC系列CMOS集成电路中，当 𝑉𝐷𝐷=5𝑉VDD​=5V 时，P沟道MOS管导通电阻的典型数值小于1 kΩ。

以上分析说明，反相器输出的高、低电平是与负载电流的大小有关的。在查阅器件手册给出的这些高、低电平数据时，一定要注意这些数据是在什么负载电流下得出的。

 

 

3.3.4 CMOS反相器的动态特性

在CMOS反相器的静态特性一节里，我们所讨论的是电路处于稳定状态下的输入特性和输出特性。而动态特性所要讨论的是当电路状态转换过程中所表现出来的一些性质。

一、传输延迟时间

由于MOS管的电极之间以及电极与衬底之间都存在寄生电容，尤其在反相器的输出端更不可避免地存在着负载电容（当负载为下一级反相器时，下一级反相器的输入电容和接线电容就构成了这一级的负载电容），当输入信号发生跳变时，输出电压的变化必然滞后于输入电压的变化。我们把输出电压变化落后于输入电压变化的时间称为传输延迟时间，并且将输出由高电平跳变为低电平时的传输延迟时间记做 𝑡𝑃𝐿𝐻tPLH​，将输出由低电平跳变为高电平时的传输延迟时间记做 𝑡𝑃𝐻𝐿tPHL​。在CMOS电路中，𝑡𝑃𝐿𝐻tPLH​ 和 𝑡𝑃𝐻𝐿tPHL​ 是以输入和输出波形对应边上等于最大幅度50%的两点间时间间隔来定义的，如图3.3.22所示。因为CMOS电路的 𝑡𝑃𝐿𝐻tPLH​ 和 𝑡𝑃𝐻𝐿tPHL​ 通常是相等的，所以也经常以平均传输延迟时间 𝑡𝑃tP​ 表示。

图3.3.22 CMOS反相器传输延迟时间的定义

一般情况下，传输延迟时间主要是由于负载电容的充放电所产生的，所以为了缩短传输延迟时间，必须减小负载电容和MOS管的导通电阻。由式（3.3.1）可知，为了减小MOS管的导通电阻，应当尽可能地提高电源电压和输入信号的高电平。

美国TI公司生产的74HC系列CMOS反相器74HC04在 𝑉𝐷𝐷=5𝑉VDD​=5V、负载电容 𝐶𝐿=50CL​=50 pF 的条件下，𝑡𝑃tP​ 仅为9ns。而改进系列的74AHC04，𝑡𝑃tP​ 只有5ns。

二、交流噪声容限

如上所述，由于负载电容和MOS管寄生电容的存在，输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出改变状态。当输入信号为窄脉冲，而且脉冲宽度接近于门电路传输延迟时间的情况下，为使输出状态改变，所需要的脉冲信号幅度将远大于直流输入信号的幅度。因此，反相器对这类窄脉冲的噪声容限——交流噪声容限远高于前面所讲过的直流噪声容限。而且，传输延迟时间越长，交流噪声容限也越大。

由于传输延迟时间与电源电压和负载电容有关，所以交流噪声容限也受电源电压和负载电容的影响。图3.3.23所示的曲线表示了反相器74HC04在负载电容不变的情况下 𝑉𝐷𝐷VDD​ 对交流噪声容限影响的大致趋势。图中以 𝑁𝐴NA​ 表示交流噪声容限，以 𝑡𝑁tN​ 表示噪声电压的持续时间。可以看出，噪声电压作用时间越短，电源电压越高，则交流噪声容限越大。

图3.3.23 CMOS反相器的交流噪声容限

三、动态功耗

当CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态的过程中，将产生附加的功耗，我们称之为动态功耗。

动态功耗由两部分组成，一部分是对负载电容充、放电所消耗的功率 𝑃𝐶PC​，另一部分是由于两个MOS管T1和T2在短时间内同时导通所消耗的瞬时导通功耗 𝑃𝑇PT​。

首先我们来计算负载电容充、放电的功耗 𝑃𝐶PC​。在图3.3.24中，用 𝐶𝐿CL​ 表示接到反相器输出端的所有电容，其中包括下一级门电路的输入电容、接线电容、还可能有其他负载电路的电容等。

图3.3.24 CMOS反相器对负载电容的充、放电电流波形

当输入电压由高电平跳变为低电平时，T1导通、T2截止， 𝑉𝐷𝐷VDD​ 经T1向 𝐶𝐿CL​ 充电，产生充电电流。而当输入电压由低电平跳变为高电平时，T2导通、T1截止，𝐶𝐿CL​ 通过T2放电，产生放电电流。

根据图3.3.24所示的波形可以写出 𝑖𝑐ℎ𝑎𝑟𝑔𝑒icharge​ 和 𝑖𝑑𝑖𝑠𝑐ℎ𝑎𝑟𝑔𝑒idischarge​ 所产生的平均功耗为：

𝑃𝐶=12𝐶𝐿𝑉𝐷𝐷2𝑓PC​=21​CL​VDD2​f

式中 𝑓f 为输入信号的重复频率。

上述公式表明，对负载电容充、放电所产生的功耗与负载电容的电容量、信号重复频率以及电源电压的平方成正比。

下面再来计算瞬时导通功耗 𝑃𝑇PT​。如果取 𝑉𝐷𝐷>𝑉𝑡𝑛+∣𝑉𝑡𝑝∣VDD​>Vtn​+∣Vtp​∣，那么当 𝑉𝑖𝑛Vin​ 从 𝑉𝐷𝐷VDD​ 过渡到0和从0过渡到 𝑉𝐷𝐷VDD​ 的过程中，都将经过短时间的 𝑉𝐷𝑆(𝑜𝑛)<<𝑉𝐷𝐷−𝑉𝑡𝑛VDS(on)​<<VDD​−Vtn​ 的状态。在此状态下T1和T2同时导通，有瞬时导通电流 𝐼𝑇IT​ 流过T1和T2，如图3.3.25所示。

图3.3.25 CMOS反相器的瞬时导通电流

从图3.3.25可以看出，瞬时导通功耗 𝑃𝑇PT​ 和电源电压 𝑉𝐷𝐷VDD​、输入信号 𝑉𝑖𝑛Vin​ 的重复频率 𝑓f 以及电路内部参数有关。 𝑃𝑇PT​ 的数值可以用下式计算：

𝑃𝑇=𝐶𝑝𝑉𝐷𝐷2𝑓PT​=Cp​VDD2​f

其中 𝐶𝑝Cp​ 称为功耗电容，它的具体数值由器件制造商给出。需要说明的是 𝐶𝑝Cp​ 并不是一个实际的电容，而仅仅是用来计算空载（没有外接负载）瞬时导通功耗的等效参数。而且，只有在输入信号的上升时间和下降时间小于器件手册中规定的最大值时，𝐶𝑝Cp​ 的参数才是有效的。74HC系列门电路的 𝐶𝑝Cp​ 数值通常为20 pF左右。

总的动态功耗 𝑃𝐷PD​ 应为 𝑃𝐶PC​ 与 𝑃𝑇PT​ 之和，于是得到：

𝑃𝐷=𝑃𝐶+𝑃𝑇=(𝐶𝐿+𝐶𝑝)𝑉𝐷𝐷2𝑓PD​=PC​+PT​=(CL​+Cp​)VDD2​f

CMOS反相器工作时的全部功耗 𝑃𝑡𝑜𝑡Ptot​ 应等于动态功耗 𝑃𝐷PD​ 和静态功耗 𝑃𝑆PS​ 之和。前面已经讲过，静态下无论输入电压是高电平还是低电平，T1和T2总有一个是截止的。因为T1或T2截止时的漏电流极小，所以这个电流产生的功耗可以忽略不计。由图3.3.26可见，在实际的反相器电路中不仅有输入保护二极管，还存在着寄生二极管（参阅图3.3.11(a)的结构图）。这些二极管的反向漏电流比T1或T2截止时的漏电流要大得多，它们构成了电源静态电流的主要成分。

图3.3.26 CMOS反相器的静态漏电流

(a) 𝑉𝑖𝑛=0Vin​=0

(b) 𝑉𝑖𝑛=𝑉𝐷𝐷Vin​=VDD​

因为这些二极管都是PN结型的，它们的反向电流受温度影响比较大，所以CMOS反相器的静态功耗也随温度的改变而变化。

静态功耗通常是以指定电源电压下的静态漏电流的形式给出。例如TI公司生产的74HC系列CMOS反相器在常温（+25 ℃）下、𝑉𝐷𝐷=6𝑉VDD​=6V 时的静态电源电流不超过0.33 μA。可见，在工作频率较高的情况下，CMOS反相器的动态功耗要比静态功耗大得多，这时的静态功耗可以忽略不计。

例3.3.1 计算CMOS反相器的总功耗 𝑃𝑡𝑜𝑡Ptot​。已知电源电压 𝑉𝐷𝐷=5𝑉VDD​=5V、静态电源电流 𝐼𝐷𝐷=1IDD​=1 μA、负载电容 𝐶𝐿=100CL​=100 pF、功耗电容 𝐶𝑝=20Cp​=20 pF。输入信号近似于理想的矩形波，重复频率 𝑓=100f=100 kHz。

解：因为输入信号接近于理想的矩形波，它的上升时间和下降时间一定比手册上规定的输入电压的上升时间和下降时间短，所以瞬时导通功耗可以用上述公式计算。

根据公式得到总的动态功耗为：

𝑃𝐷=(𝐶𝐿+𝐶𝑝)𝑉𝐷𝐷2𝑓=(100+20)×10−12×(5)2×100×103 W=0.3 mWPD​=(CL​+Cp​)VDD2​f=(100+20)×10−12×(5)2×100×103 W=0.3 mW

而静态功耗为：

𝑃𝑆=𝐼𝐷𝐷×𝑉𝐷𝐷=1×10−6×5 W=0.005 mWPS​=IDD​×VDD​=1×10−6×5 W=0.005 mW

故得总的功耗 𝑃𝑡𝑜𝑡Ptot​ 为：

𝑃𝑡𝑜𝑡=𝑃𝑆+𝑃𝐷=0.305 mWPtot​=PS​+PD​=0.305 mW

从本例中还可以看出，一般情况下静态功耗远小于动态功耗，所以在计算总功耗 𝑃𝑡𝑜𝑡Ptot​ 时经常可以忽略静态功耗而只计算动态功耗。

四、扇出

“扇出”以数字表示一个电路的输出端能够驱动同类型负载电路输入端的数目。前已述及，在输入信号的正常工作范围内输入保护电路不起作用，从CMOS电路的输入端看进去的等效电路相当于一个很高的输入电阻（通常在10^9 - 10^12Ω）和一个很小的输入电容（通常为5 pF左右）并联，如图3.3.27所示。

图3.3.27 CMOS电路的扇出连接

在直流工作状态下，由于负载门 𝐺1−𝐺𝑛G1​−Gn​ 的输入电阻极高，而驱动门 𝐺0G0​ 的输出电阻很低（通常小于1kΩ），所以即使将很多个负载门的输入端接到驱动门 𝐺0G0​ 的输出端，驱动门输出电压 𝑉𝑜𝑢𝑡Vout​ 的高、低电平也变化很小，不会超出允许的正常工作范围。因此，若只按直流工作状态考虑，扇出的数目将是非常大的。

然而在动态工作情况下，就大不相同了。当驱动门的输出 𝑉𝑜𝑢𝑡Vout​ 从低电平切换为高电平时，必须给负载电容（所有负载门的输入电容之和）充电，𝑉𝑜𝑢𝑡Vout​ 才能上升为高电平；而当 𝑉𝑜𝑢𝑡Vout​ 从高电平切换为低电平时，负载电容必须经 𝐺0G0​ 的输出端放电，𝑉𝑜𝑢𝑡Vout​ 才能下降为低电平。而且，还必须保证在 𝑉𝑜𝑢𝑡Vout​ 切换至高电平以后的持续时间内，𝑉𝑜𝑢𝑡Vout​ 能上升到负载电路要求的输入高电平最小值 𝑉𝐼𝐻VIH​ 以上；而在 𝑉𝑜𝑢𝑡Vout​ 切换至低电平以后的持续时间内，𝑉𝑜𝑢𝑡Vout​ 能下降到负载电路要求的输入低电平最大值 𝑉𝐼𝐿VIL​ 以下。因此，能否做到这一点，不仅取决于负载电容的大小，而且与 𝑉𝑜𝑢𝑡Vout​ 的高、低电平持续时间有关，亦即与 𝑉𝑜𝑢𝑡Vout​ 的高、低电平切换频率有关。

接到 𝐺0G0​ 端的输入端越多，负载电容也越大，𝑉𝑜𝑢𝑡Vout​ 上升和下降的速度也随之变慢。在 𝐺0G0​ 开关工作频率一定的情况下，如果负载电容过大，则 𝑉𝑜𝑢𝑡Vout​ 在切换为高、低电平以后的持续时间里，将来不及上升到 𝑉𝐼𝐻VIH​ 以上，或下降到 𝑉𝐼𝐿VIL​ 以下。因此，接到驱动门 𝐺0G0​ 输出端的输入端数目不能过多，据此即可得出此时CMOS电路的扇出数。在低频（小于1 MHz）的工作条件下，CMOS电路的扇出数一般可达50以上。随着开关工作频率的升高，扇出数将随之下降。

此外，以上的讨论也告诉我们，为了确保电路可靠工作，在负载电容确定的情况下，电路的最高开关工作频率也随之而定。

 

 

 

3.3.5 其他类型的CMOS门电路

一、各种逻辑功能的CMOS门电路

在CMOS门电路的系列产品中，除反相器外常用的还有或非门、与非门、或门、与门、与或非门、异或门等几种。

为了画图的方便，并能突出电路中与逻辑功能有关的部分，以后在讨论各种逻辑功能的门电路时就不再画出每个输入端的保护电路了。

图3.3.28是CMOS与非门的基本结构形式。它由两个并联的P沟道增强型MOS管T₁、T₃和两个串联的N沟道增强型MOS管T₂、T₄组成。

当A=1、B=0时，T₁导通、T₃截止，故Y=1。而当A=0、B=1时，T₃导通、T₁截止，也使Y=1。只有在A=B=1时，T₁和T₃同时截止、T₂和T₄同时导通，才有Y=0。因此，Y和A、B间是与非关系，即Y=(A·B)'。

图3.3.28 CMOS与非门

图3.3.29是CMOS或非门的基本结构形式，它由两个并联的N沟道增强型MOS管T₂、T₄和两个串联的P沟道增强型MOS管T₁、T₃组成。

在这个电路中，只要A、B当中有一个是高电平，输出就是低电平。只有当A、B同时为低电平时，才使T₂和T₄同时截止、T₁和T₃同时导通，输出为高电平。因此，Y和A、B间是或非关系即Y=(A+B)'。

图3.3.29 CMOS或非门

利用与非门、或非门和反相器又可组成与门、或门、与或非门、异或门等。例如，在图3.3.28与非门的输出端再接入一级反相器，就得到了与门。

图3.3.28所示的与非门电路虽然结构很简单，但也存在着严重的缺点。首先，它的输出电阻 𝑅𝑂RO​ 受输入端状态的影响。假定每个MOS管的导通内阻均为 𝑅𝑜𝑛Ron​，截止内阻 𝑅𝑜𝑓𝑓=∞Roff​=∞，则根据前面对图3.3.28的分析可知：

• 若A=B=1, 则 𝑅𝑂=𝑅𝑜𝑛+𝑅𝑜𝑛=2𝑅𝑜𝑛RO​=Ron​+Ron​=2Ron​
• 若A=B=0, 则 𝑅𝑂=∞RO​=∞
• 若A=1、B=0, 则 𝑅𝑂=𝑅𝑜𝑛RO​=Ron​
• 若A=0、B=1, 则 𝑅𝑂=𝑅𝑜𝑛RO​=Ron​

可见，输入状态的不同可以使输出电阻相差4倍之多。

其次，输出的高、低电平受输入端数目的影响。输入端数目越多，串联的驱动管数目也越多，输出的低电平 𝑉𝑂𝐿VOL​ 也越高。而当输入全部为低电平时，输入端越多负载管并联的数目越多，输出高电平 𝑉𝑂𝐻VOH​ 也更高一些。

此外，输入端工作状态不同时对电压传输特性也有一定的影响。

图3.3.29所示的或非门电路中也存在类似的问题。

为了克服这些缺点，在实际生产的CMOS电路中均采用带缓冲级的结构，就是在门电路的每个输入端、输出端各增设一级反相器。加进的这些具有标准参数的反相器称为缓冲器。

需要注意的一点是，输入、输出端加进缓冲器以后，电路的逻辑功能也发生了变化。图3.3.30所示的与非门电路是在图3.3.29所示的或非门电路的基础上增加了缓冲器以后得到的。在原来与非门的基础上增加缓冲级以后就得到了或非门电路，如图3.3.31所示。图3.3.30和图3.3.31就是实际生产的与非门和或非门器件的内部电路结构。

图3.3.30 带缓冲级的CMOS与非门电路

图3.3.31 带缓冲级的CMOS或非门电路

这些带缓冲级的门电路其输出电阻、输出的高、低电平以及电压传输特性将不受输入端状态的影响。而且，电压传输特性的转折区也变得更陡了。此外，前面讲到的CMOS反相器的输入特性和输出特性对这些门电路自然也适用。

二、漏极开路输出门电路（OD门）

在CMOS电路中，为了满足输出电平变换、吸收大负载电流以及实现线与连接等需要，有时将输出级电路结构改为一个漏极开路输出的MOS管，构成漏极开路输出（Open-Drain Output）门电路，简称OD门。

图3.3.32(a)是OD输出与非门74HC03的电路结构示意图。它的输出电路是一个漏极开路的N沟道增强型MOS管T₅。图(b)是它的逻辑符号，用门电路符号内的箭形记号表示OD输出结构。菱形下方的横线表示输出低电平时为低输出电阻。

图3.3.32 OD输出的与非门

(a) 电路结构

(b) 逻辑符号

OD门工作时必须将输出端经上拉电阻 𝑅𝐿RL​ 接到电源上，如图3.3.32(a)中所示。设T₅的截止内阻和导通内阻分别为 𝑅𝑜𝑓𝑓Roff​ 和 𝑅𝑜𝑛Ron​，则只要满足 𝑅𝑜𝑓𝑓>𝑅𝐿>𝑅𝑜𝑛Roff​>RL​>Ron​，就一定能使得T₅截止时 𝑉𝑜𝑢𝑡=𝑉𝐷𝐷Vout​=VDD​，T₅导通时 𝑉𝑜𝑢𝑡=𝑉𝑂𝐿Vout​=VOL​。因为 𝑉𝐷𝐷VDD​ 可以选为不同于 𝑉𝑖𝑛Vin​ 的数值，所以就很容易地将输入的高、低电平 𝑉𝐼𝐻VIH​/0V 变换为输出的高、低电平 𝑉𝐷𝐷VDD​/0V了。OD门的另一个重要应用是可以将几个OD门的输出端直接相连，实现线与逻辑。图3.3.33是用两个OD输出与非门G₁和G₂接成线与逻辑的例子。由图3.3.33(a)可见，当Y₁或Y₂任何一个为低电平时，Y都为低电平；只有Y₁、Y₂同时为高电平时，Y才为高电平，所以Y₁、Y₂和Y之间是与逻辑关系，即：

𝑌=𝑌1⋅𝑌2=(𝐴⋅𝐵)⋅(𝐶⋅𝐷)=(𝐴⋅𝐵+𝐶⋅𝐷)′Y=Y1​⋅Y2​=(A⋅B)⋅(C⋅D)=(A⋅B+C⋅D)′

这样就将两个OD输出与非门接成了一个与或非电路。线与的逻辑符号是画在线与连接点处的与门轮廓，如图3.3.33(b)所示。

图3.3.33 OD输出门的线与接法

(a) 线与连接方法

(b) 与逻辑符号

下面我们来讨论一下外接电阻阻值的计算方法。由图3.3.34中可以看到，在线与输出端接有其他门电路作为负载的情况下，当所有的OD门同时截止，输出为高电平时，由于OD门输出端MOS管截止时的漏电流和负载门的高电平输入电流同时流过 𝑅𝐿RL​ 并在 𝑅𝐿RL​ 上产生压降，所以为保证输出高电平不低于规定的数值，𝑅𝐿RL​ 不能取得过大。由此可计算出 𝑅𝐿RL​ 的最大允许值 𝑅𝑚𝑎𝑥Rmax​。若每个OD门输出管截止时的漏电流为 𝐼𝑜𝑓𝑓Ioff​，负载门每个输入端的高电平输入电流为 𝐼𝐼𝐻IIH​，要求输出高电平不低于 𝑉𝑂𝐻(𝑚𝑖𝑛)VOH(min)​，则可得到：

𝑉𝐷𝐷−(𝑛𝐼𝑜𝑓𝑓+𝑚𝐼𝐼𝐻)𝑅𝐿≥𝑉𝑂𝐻(𝑚𝑖𝑛)VDD​−(nIoff​+mIIH​)RL​≥VOH(min)​

𝑅𝑚𝑎𝑥=𝑉𝐷𝐷−𝑉𝑂𝐻(𝑚𝑖𝑛)𝑛𝐼𝑜𝑓𝑓+𝑚𝐼𝐼𝐻Rmax​=nIoff​+mIIH​VDD​−VOH(min)​​

式中的n是并联OD门的数目，m是负载门电路高电平输入电流的数目。

图3.3.34 OD门外接上拉电阻的计算

(a) 𝑅𝐿RL​ 最大值的计算

(b) 𝑅𝐿RL​ 最小值的计算

当输出为低电平，而且并联的OD门当中只有一个门的输出MOS管导通时，负载电流将全部流入这个导通管。为了保证负载电流不超过输出MOS管允许的最大电流，𝑅𝐿RL​ 的阻值不能太小。据此又可以计算出 𝑅𝐿RL​ 的最小允许值 𝑅𝑚𝑖𝑛Rmin​。若OD门允许的最大负载电流为 𝐼𝑚𝑎𝑥Imax​，负载门每个输入端的低电平输入电流为 𝐼𝐼𝐿IIL​，此时的输出低电平为 𝑉𝑂𝐿(𝑚𝑎𝑥)VOL(max)​，则应满足：

𝑉𝐷𝐷−𝑉𝑂𝐿(𝑚𝑎𝑥)𝑅𝐿+𝑚′𝐼𝐼𝐿≤𝐼𝑚𝑎𝑥RL​VDD​−VOL(max)​​+m′IIL​≤Imax​

𝑅𝑚𝑖𝑛=𝑉𝐷𝐷−𝑉𝑂𝐿(𝑚𝑎𝑥)𝐼𝑚𝑎𝑥−𝑚′𝐼𝐼𝐿Rmin​=Imax​−m′IIL​VDD​−VOL(max)​​

这里的m'是负载门电路低电平输入电流的数目。在负载为CMOS门电路的情况下，m和m'相等。

为了保证线与连接后电路能够正常工作，应取：

𝑅𝑚𝑖𝑛≤𝑅𝐿≤𝑅𝑚𝑎𝑥Rmin​≤RL​≤Rmax​

例3.3.2 在图3.3.35所示的电路中，已知G₁、G₂、G₃为OD输出的与非门74HC03，输出高电平时的漏电流最大值为 𝐼𝑜𝑓𝑓=5Ioff​=5 μA，输出低电平为 𝑉𝑂𝐿(𝑚𝑎𝑥)=0.33𝑉VOL(max)​=0.33V 时允许的最大负载电流为 𝐼𝑚𝑎𝑥=5.2Imax​=5.2 mA。负载门G₄-G₉为74HC00，它的高电平输入电流最大值 𝐼𝐼𝐻IIH​ 和低电平输入电流最大值 𝐼𝐼𝐿IIL​ 均为1 μA。若 𝑉𝐷𝐷=5𝑉VDD​=5V，要求 𝑉𝑂𝐻(𝑚𝑖𝑛)≥4.4𝑉VOH(min)​≥4.4V、𝑉𝑂𝐿(𝑚𝑎𝑥)≤0.33𝑉VOL(max)​≤0.33V，试求 𝑅𝐿RL​ 取值的允许范围。

解：由式(3.3.8)可知：

𝑅𝑚𝑎𝑥=𝑉𝐷𝐷−𝑉𝑂𝐻(𝑚𝑖𝑛)𝑛𝐼𝑜𝑓𝑓+𝑚𝐼𝐼𝐻=5−4.43×5×10−6+6×10−6 Ω=28.6 kΩRmax​=nIoff​+mIIH​VDD​−VOH(min)​​=3×5×10−6+6×10−65−4.4​ Ω=28.6 kΩ

又由式(3.3.9)得到：

𝑅𝑚𝑖𝑛=𝑉𝐷𝐷−𝑉𝑂𝐿(𝑚𝑎𝑥)𝐼𝑚𝑎𝑥−𝑚′𝐼𝐼𝐿=5−0.335.2×10−3−6×10−6 Ω=0.90 kΩRmin​=Imax​−m′IIL​VDD​−VOL(max)​​=5.2×10−3−6×10−65−0.33​ Ω=0.90 kΩ

故 𝑅𝐿RL​ 允许的取值范围为：

0.90 kΩ≤𝑅𝐿≤28.6 kΩ0.90 kΩ≤RL​≤28.6 kΩ

图3.3.35 例3.3.2的电路

三、CMOS传输门

利用P沟道MOS管和N沟道MOS管的互补性可以接成如图3.3.36所示的CMOS传输门。CMOS传输门如同CMOS反相器一样，也是构成各种逻辑电路的一种基本单元电路。

图3.3.36 CMOS传输门的电路结构和逻辑符号

图3.3.36中的T₁是N沟道增强型MOS管，T₂是P沟道增强型MOS管。因为T₁和T₂的源极和漏极在结构上是完全对称的，所以栅极的引出端画在栅极的中间。T₁和T₂的源极和漏极分别相连作为传输门的输入端和输出端。C和C'是一对互补的控制信号。

如果传输门的一端接输入正电压 𝑉𝑖𝑛Vin​，另一端接负载电阻 𝑅𝐿RL​，则T₁和T₂的工作状态将如图3.3.37所示。

图3.3.37 CMOS传输门中两个MOS管的工作状态

设控制信号C和C'的高、低电平分别为 𝑉𝐷𝐷VDD​ 和0V，那么当C=0、C'=1时，只要输入信号的变化范围不超出0-𝑉𝐷𝐷VDD​，则T₁和T₂同时截止，输入与输出之间呈高阻态（>10⁸Ω），传输门截止。反之，若C=1、C'=0，而且在 𝑅𝐿RL​ 远大于T₁、T₂的导通电阻的情况下，则当0 < 𝑉𝑖𝑛Vin​ < 𝑉𝐷𝐷VDD​ 时T₁将导通。而当0 < 𝑉𝑖𝑛Vin​ < 𝑉𝐷𝐷VDD​ 时T₂导通。因此，𝑉𝑖𝑛Vin​ 在0-𝑉𝐷𝐷VDD​ 之间变化时，T₁和T₂至少有一个是导通的，使 𝑉𝑖𝑛Vin​ 与 𝑉𝑜𝑢𝑡Vout​ 之间呈低阻态（小于1kΩ），传输门导通。

由于T₁、T₂管的结构形式是对称的，即漏极和源极可互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可以互易使用。

利用CMOS传输门和CMOS反相器可以组合成各种复杂的逻辑电路，如异或门、数据选择器、寄存器、计数器等。图3.3.38就是用反相器和传输门构成异或门的一个实例。

图3.3.38 用反相器和传输门构成的异或门电路

由图可知，当A=1、B=0时，TG₁截止而TG₂导通，Y=B'=1；当A=0、B=1时，TG₁导通而TG₂截止，Y=B=1；当A=B=0时，TG₁导通而TG₂截止，Y=B=0；当A=B=1时，TG₁截止而TG₂导通，Y=B'=0。因此，Y与A、B之间是异或逻辑关系，即Y=A⊕B。

传输门的另一个重要用途是作模拟开关，用来传输连续变化的模拟电压信号。这一点是无法用一般的逻辑门实现的。模拟开关的基本电路是由CMOS传输门和一个CMOS反相器组成的，如图3.3.39所示。和CMOS传输门一样，它也是双向器件。

图3.3.39 CMOS双向模拟开关的电路结构和符号

假定接在输出端的电阻为 𝑅𝐿RL​（如图3.3.40所示），双向模拟开关的导通内阻为 𝑅𝑜𝑛Ron​。当C=0（低电平）时开关截止，输出与输入之间的联系被切断，𝑉𝑜𝑢𝑡=0Vout​=0。当C=1（高电平）时，开关接通，输出电压为：

𝑉𝑜𝑢𝑡=𝑉𝑖𝑛⋅𝑅𝐿𝑅𝐿+𝑅𝑜𝑛Vout​=Vin​⋅RL​+Ron​RL​​

我们将 𝑉𝑜𝑢𝑡Vout​ 与 𝑉𝑖𝑛Vin​ 的比值定义为电压传输系数 𝐾K，即：

𝐾=𝑉𝑜𝑢𝑡𝑉𝑖𝑛=𝑅𝐿𝑅𝐿+𝑅𝑜𝑛K=Vin​Vout​​=RL​+Ron​RL​​

为了得到尽量大而且稳定的电压传输系数，应使 𝑅𝐿≫𝑅𝑜𝑛RL​≫Ron​，而且希望 𝑅𝑜𝑛Ron​ 不受输入电压变化的影响。然而式(3.3.1)表明，MOS管的导通内阻 𝑅𝑜𝑛Ron​ 是栅源电压 𝑉𝐺𝑆VGS​ 的函数。从图3.3.37可见，T₁和T₂的 𝑉𝐺𝑆VGS​ 都是随 𝑉𝑖𝑛Vin​ 的变化而改变的，因而在不同 𝑉𝑖𝑛Vin​ 值下T₁的导通内阻 𝑅𝑜𝑛1Ron1​、T₂的导通内阻 𝑅𝑜𝑛2Ron2​ 以及它们并联后的 𝑅𝑜𝑛Ron​ 均非常数。

图3.3.40 CMOS模拟开关接负载电阻的情况

为了进一步减小 𝑅𝑜𝑛Ron​ 的变化，又对图3.3.37所示的电路做了改进。目前某些精密CMOS模拟开关的导通电阻已经降低到了10Ω以内。例如TI公司生产的双通道模拟开关TS3A24159，其导通电阻仅0.3Ω，而且可以在1.65-3.6V的电源电压下工作。

四、三态输出的CMOS门电路

三态输出门电路的输出除了有高、低电平这两个状态以外，还有第三个状态——高阻态。图3.3.41(a)是三态输出反相器的电路结构图。因为这种电路结构总是接在集成电路的输出端，所以也将这种电路称为输出缓冲器（Output Buffer）。

图3.3.41 三态输出的CMOS反相器

(a) 电路结构

(b) 逻辑符号

从这个电路图中可以看到，为了实现三态控制，除了原有的输入端A以外，又增加了一个三态控制端EN'。当EN'=0时，若A=1，则G₁、G₂的输出同为高电平，T₁截止、T₂导通，Y=0；若A=0，则G₁、G₂的输出同为低电平，T₁导通、T₂截止，Y=1。因此，Y=A'，反相器处于正常工作状态。而当EN'=1时，不管A的状态如何，G₁输出高电平而G₂输出低电平，T₁和T₂同时截止，输出呈现高阻态。

图3.3.41(b)是三态输出反相器的逻辑符号。反相器符号内的三角形记号表示三态输出结构，EN输入端处的小圆圈表示EN为低电平有效信号，即只有在EN'为低电平时，电路方处于正常工作状态。如果EN为高电平有效，则没有这个小圆圈。这种三态输出结构有时也用于其他逻辑功能CMOS集成电路的输出端。

在一些比较复杂的数字系统（例如微型计算机）当中，为了减少各个单元之间的连线数目，希望能用同一条导线分时传递若干个门电路的输出信号。这时可采用图3.3.42所示的连接方式。图中的G₁、G₂、G₃均为三态输出反相器，只要工作过程中控制各个反相器的EN端轮流等于1，而且任何时候仅有一个等于1，就可以轮流地把各个反相器的输出信号送到公共的传输线——总线上，而互不干扰。这种连接方式称为总线结构。

图3.3.42 用三态输出反相器接成总线结构

利用三态输出结构的门电路还能实现数据的双向传输。图3.3.43是数据双向传输电路的结构图。当EN=1时，G₁工作而G₂为高阻态，数据D₀经过G₁反相后送到总线上去。当EN=0时，G₂工作而G₁为高阻态，来自总线的数据D₁经过G₂反相后送入电路内部。

图3.3.43 用三态输出反相器实现数据双向传输

 

3.3.6 正确使用CMOS集成电路

CMOS集成电路在实际应用中需要特别注意一些操作细节，以确保其安全性和可靠性。以下将详细介绍静电防护、过流保护以及锁定效应的防护措施。

一、输入电路的静电防护

尽管CMOS电路的输入端设有保护电路，但由于保护二极管和限流电阻的几何尺寸限制，它们能承受的静电电压和脉冲功率有限。在储存、运输、组装和调试过程中，CMOS电路可能会接触到带静电高压的物体，从而导致电路损坏。为防止静电电压造成的损坏，应注意以下几点：

1. 储存和运输：避免使用易产生静电的化工材料和化纤织物包装。通常使用导电泡沫塑料和金属屏蔽层作为包装材料。取出器件时，避免用手触摸引脚，并将器件放置在接地的导电平面上。
2. 插拔CMOS器件：在插入或拔出电路板时，应先关掉电源。
3. 组装和调试：工作台、工具和操作人员的服装应良好接地，且服装和手套应使用无静电材料。
4. 未使用的输入端：不应悬空。

二、输入电路的过流保护

输入保护电路中的钳位二极管电流容量有限（一般为1mA），在可能出现较大输入电流的场合需采取以下保护措施：

1. 保护电阻：在输入端与低内阻信号源之间连接保护电阻，保证二极管导通时电流不超过1mA。
2. 大电容保护：输入端接大电容时，需在输入端与电容之间连接保护电阻，限制放电电流不超过1mA，计算公式为𝑅=𝑉1mAR=1mAV​。
3. 长线保护：输入端接长线时，在门电路的输入端接入保护电阻𝑅𝑝Rp​，长线长度每增加10米，𝑅𝑝Rp​的阻值增加1kΩ。

三、CMOS电路锁定效应的防护

锁定效应（Latch-Up）是CMOS电路中的特有问题，会导致器件永久失效。了解其产生原因及防护方法非常重要。

CMOS反相器的结构示意图显示，在N型衬底上形成P阱，再在P阱上制作N型区，形成N沟道MOS管和保护二极管，从而在不同区域间形成寄生三极管（NPN和PNP型），可能引发锁定效应。

锁定效应的防护措施：

1. 钳位电路：在输入端和输出端附加钳位电路，确保电压不会引发锁定效应。二极管应选用导通压降低、短时间内允许通过较大电流的类型，如锗二极管或肖特基二极管。
2. 去耦电路：在电源输入端加去耦电路，选取足够大的去耦电阻，限制电源电流在锁定状态的维持电流以下。
3. 电源顺序：多个电源分别供电时，启动时应先接通CMOS电路的电源，再接通输入信号和负载电源；关机时应先关掉信号源和负载电源，再切断CMOS电路电源。

通过不断改进集成电路的设计和生产工艺，目前生产的CMOS集成电路已经能够基本上消除锁定效应的发生，但在特定工业控制设备中仍需特别注意。

 

 

 

3.3.7 CMOS数字集成电路的各种系列

自20世纪60年代初CMOS电路问世以来，为了推广应用并降低成本，各大半导体器件制造公司陆续将数字系统中常用的一些电路模块制成标准化集成电路产品，批量生产并投放市场。这些模块电路包括各种逻辑功能的门电路，以及触发器、编码器、译码器、数据选择器、寄存器、计数器等。虽然这些集成电路器件的逻辑功能固定，但具有较强的通用性，设计人员可以直接选择所需器件，组成数字系统。

随着CMOS电路制造工艺的改进，CMOS集成电路的性能不断提高，各国的半导体厂商先后推出多种系列的标准化数字集成电路产品。以下是TI公司生产的各种CMOS数字集成电路为主，不同系列产品的特点。

4000/14000系列

最早投放市场的CMOS数字集成电路由RCA公司生产的4000系列和Motorola公司生产的14000系列。由于当时制造工艺水平限制，虽然工作电压范围较宽（3~18V），但传输延迟时间长达100ns左右，带负载能力也较弱。例如，工作在5V电源电压时，输出高电平的最大负载电流和输出低电平时吸收的最大负载电流仅为0.5mA左右。因此，已基本被后来出现的HC/HCT系列产品所取代。

74HC/HCT系列

74HC（High-Speed CMOS）和74HCT（High-Speed CMOS, TTL Compatible）是TI公司生产的高速CMOS逻辑系列。CMOS电路在降低功耗上远胜于TTL电路，CMOS集成电路推广应用初期，以取代TTL电路为目标。制造工艺采用硅栅自对准工艺和缩短MOS管的沟道长度等改进措施，使得74HC/HCT系列的传输延迟时间缩短到10ns水平，带负载能力提高到4mA左右，功耗保持优势。

74HC系列工作在2-6V电源电压下，而74HCT系列工作在单一的5V电源电压下，并与TTL电路的输入、输出电平完全兼容。

74AHC/AHCT系列

74AHC（Advanced High-Speed CMOS）和74AHCT（Advanced High-Speed CMOS, TTL Compatible）逻辑系列是改进的高速CMOS逻辑系列。传输延迟时间比74HC/HCT系列缩短一倍，带负载能力提高近一倍，与74HC/HCT系列产品兼容。

74LVC系列

74LVC（Low-Voltage CMOS）系列是TI公司90年代推出的低压CMOS逻辑系列。能工作在1.65~3.3V的低电压下，传输延迟时间缩短至3.8ns，最大负载电流24mA。74LVC输入可接受高达5V的高电平信号，能轻松将5V信号转换为3.3V以下的信号，适用于制作大规模集成电路。

74ALVC系列

74ALVC（Advanced Low-Voltage CMOS）系列是1994年推出的改进低压CMOS逻辑系列。在LVC基础上提高了工作速度，并提供性能更优越的总线驱动器件，适用于高性能数字系统设计，尤其在移动便携电子设备中优势明显。

74AVC系列

74AVC（Advanced Very-Low-Voltage CMOS）系列是超低压CMOS电路。工作电压范围1.2~3.6V，传输延迟时间缩短到2ns，为未来制作性能优越的低压电子设备展示广阔前景。

表3.3.2列出TI公司不同系列反相器的主要性能参数比较，以74xx04为例，各系列在电源电压范围、输入高电平、输入低电平、输出高电平、输出低电平、高电平输出电流、低电平输出电流、高电平输入电流、低电平输入电流、传输延迟时间、输入电容和功耗电容等方面有显著差异。

表3.3.2 几种CMOS系列数字集成电路性能比较（以74xx04为例）

参数名称和符号	74HC04	74HCT04	74AHC04	74AHCT04	74LVC04	74ALVC04
电源电压范围 (V)	2-6	4.5-5.5	2-5.5	4.5-5.5	1.65-3.6	1.65-3.6
输入高电平最小值 (V)	3.15	2	3.15	2	2	2
输入低电平最大值 (V)	1.35	0.8	1.35	0.8	0.8	0.8
输出高电平最小值 (V)	4.4	4.4	4.4	4.4	2.2	2.0
输出低电平最大值 (V)	0.33	0.33	0.44	0.44	0.55	0.53
高电平输出电流最大值 (mA)	-4	-4	-8	-8	-24	-24
低电平输出电流最大值 (mA)	4	4	8	8	24	24
高电平输入电流最大值 (µA)	1	1	1	1	5	5
低电平输入电流最大值 (µA)	-1	-1	-1	-1	-5	-5
平均传输延迟时间 (ns)	9	14	5.3	5.5	3.8	2
输入电容最大值 (pF)	10	10	10	10	5	3.5
功耗电容 (pF)	20	20	12	14	8	23

注：

1. 除电源电压范围外，74HC/HCT和74AHC/AHCT04参数基于Vcc=4.5V，74LVC和74ALVC04基于Vcc=3V。
2. Voh和Vol在最大负载电流下的输出电压。