瞎想的博客

ov5640摄像头视频通过ddr3缓存后，最后使用hdmi接口进行输出显示

本章节主要将hdmi输入的1080p视频通过ddr3缓存，然后通过hdmi输出口输出到显示屏上显示。

这个工程测了几次了每次测试总是接收的数据量不对，以为是工程的问题，然后通过ila各种抓数据发现读和写的地址都没有错，最后发现接收和发送的时间比较长，一直将开发板放到哪里自己发送和接收，然后电脑运行一段时间360出现弹窗屏保，居然会让串口中断一下，所以一直导致接收的数据不对，搞了好几天才发现是弹窗导致的，真是无语了，然后将弹窗关闭后，果然接收的数据是对的，希望大家不要碰到我踩过的坑。可以看到黑金开发板的uart的rx灯一直在闪烁，说明一直在接收串口发送的数据。突发读使能设置为64产生一次突发读突发。

因接收的是图片，所以不需要对ddr写使用vs场信号进行清零，ddr读外接hdmi显示屏是动态显示，所以需要对ddr读端口使用vs场信号进行清零，可以看到只有输出的vout_vs进行清零，输入的vin_vs悬空。可以看到当读有效可以抓到3F 60 7F，而且从上面的输入数据起始可以看出一共输入了四个7F 60 3F，所以可以看到输出数据前面一部分值都是一样的3F 60 7F，下一个数据也和输入是一样的42 63 82。串口接收数据，并且通过串口发送接口发出来，可以看到发送的数据量就是1024*768*3。

本章节主要使用ddr3做为缓存，串口接收的数据通过ddr缓存后通过发送模块发送出去。整体的功能框图所下图所示。

在上篇博客中，我们只是进行突发读写，没有使用读写fifo对ddr3进行读写，因ddr3读写接口都是256位宽，所以ddr3的读写fifo输入和输出都是32位，和ddr3对接的接口都是256位，如下面示意图所示。下面的截图为ddr3的fifo读写功能示意图，本章节侧重于对write_fifo和read_fifo的仿真

因ddr3读写部分控制信号比较多，所以ddr3读写控制模块比较复杂，本章节着重于一个256位数据的突发读写，ddr读写控制模块暂不引出行复位部分，简化了ddr读写控制模块也让各种童鞋理解更清晰。

本章主要新建ddr3工程，然后将官方的ddr3仿真文件加入到工程里进行仿真，开发环境2020.1。

鉴于很多童鞋无法仿真自己新建的DDR工程，即使使用modelsim仿真也仿真失败，本例程着重于在vivado中，对自己新建的带DDR3的工程进行仿真。