quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核

已于 2023-01-16 17:23:11 修改
阅读量2.2w 收藏 119
点赞数 20
分类专栏： quartus Ⅱ 文章标签： quartus 怎样调用PLL 核 quartus pll
于 2017-08-08 21:45:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/taowei1314520/article/details/76944455
版权

step1 这里我新建一个名为PLL的工程如下所示，准备调用一个PLL核

step2 点击菜单栏上的TOOls下拉菜单中的魔法棒

step3 在弹出的对话框中点击Next

step4 这里我们选择输出文件类型选择为Verilog HDL，输出IP核名称为PLL_out,单击I/0下拉选择ALTPLL。

(注意：这里我的工程名为PLL所以起的PLL核的名称不能和工程名一样所以我的PLL核的名称为PLL_out)

step5 填写PLL核的输入时钟，这里我的开发板的输入时钟是50M，点击Next

step6 在弹出的对话框中PLL核默认勾选了复位和输出使能，我这里不需要用到

将这两个勾选都去掉（如果工程里面要用到也可以勾选），点击Next

step7 点击Next

step8 点击Next

step9 点击Next

step10 在弹出的对话框中选择为1倍频、50分频、占空比为百分之50，我这里

输入是50M所以50分频输出也就是1M，点击Next

step11 一直点击Next，直到summary（从上图可以看出我们这个开发板

有5个PLL核分别为clkc0,、clkc1、clkc2、clkc3、clkc4，但我们

只用到1个所以设置其它的4个PLL核都一直Next跳过没有进行设置，

如果你要多添加几个PLL核设置方法和clkc0的设置方法是一样的）。

step12 我们要调用这个PLL核勾选选择输出PLL_out_inst.v文件，然后点击Finish

step 13 PLL核设置完成后点击工具栏上的打开或者File->open

step14 打开我们建的PLL工程，找到我们设置PLL核所输出的PLL_out_inst.v文件点击打开按钮

step15 打开的文件如下图所示，将这个文件里的PLL_out核复制到我们工程PLL中

step16  PLL_out核复制到我们的PLL工程里如下图所示

step17 这里我将PLL的例化名称改为u1（也可以不更改使用默认名称)，填写输入

时钟i_clk，以及输出口，我这里直接将PLL核的输出时钟连接到了输出口上

step18 编译工程分配引脚用逻辑分析仪看输出时钟是否是1M，从下图可以看出输出频率和PLL分频的频率一致

使用Quartus II 18.1软件创建PLL IP核
YangTianCream的博客
07-28 5093
这里写自定义目录标题0 创建要求1 创建环境2 开始2.1 新建一个工程2.2 创建PLL IP核例化完成，插卡按实例代码参考 0 创建要求 新建一个工程，在工程里添加一个PLL的IP，并在顶层模块完成例化，实现100MHZ的输入时钟，分频为50M，100M，200M，400M。 1 创建环境 Quartus II版本：Quartus Prime Pro 18.1 处理器：Intel® Core™ i7-7700K CPU @ 4.20GHz 2 开始 2.1 新建一个工程 建立文件夹*
基于Quartus II 的PLL IP核模块
mccree618的博客
08-20 1378
PLL
Quartus II使用PLL教程
05-28
本教程为作者根据自己的实践经验所写，也具有通用性，通俗易懂，希望开发初学者能够得到帮助。
Quartus II的IP核调用及仿真测试
最新发布
qq_74234033的博客
04-12 1357
IP核就是知识产权核或知识产权模块的意思，在EDA技术开发中具有十分重要的地位。美国著名的Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。IP主要分为软IP、固IP和硬IP。软IP是用Verilog/VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。硬IP提供设计的最终阶段产品——掩膜。[1]
QuartusII调用 PLL_IP核方法（Mega Wizard）
九里明兮
06-02 1789
IP核：ASIC或FPGA中预先设计好具有某种功能的电路模块，参数可修改，目的在于提高开发效率。QuartusII软件下IP核调用方式：Mega Wizard插件管理器（常用）、SOPC构造器、DSP构造器、Qsys设计系统例化。PLL（Phase Lockded Loop，锁相环）常用IP核之一，可对输入时钟信号进行任意分频、倍频、相位、占空比调整。Altera 模拟锁相环，优点：信号稳定度高，相位连续可调，延时连续可调；缺点：受温度、电磁辐射影响，可能失锁。
FPGA开发——在Quartus中实现对IP核的PLL调用
weixin_63553972的博客
08-07 2459
PLL主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。鉴相器检测输入信号与VCO输出信号的相位差，并输出一个与相位差成正比的电压信号。该信号经过环路滤波器滤除高频噪声后，作为控制电压输入到VCO，调整其振荡频率，使输出信号的相位逐渐接近输入信号的相位，直至两者相位锁定。PLL是FPGA重要的资源，不同FPGA的PLL 是不一样。以我们开发板的Cyclone IV为例，它有两个PLL，每个PLL可以提供5路输出。
超详细的quartusⅡ调用PLL IP核过程与原理讲解，实现倍频
热门推荐
guorui的博客
06-28 1万+
超详细的quartusⅡ调用PLL IP核过程与原理讲解，实现倍频任务要求quartusⅡ 调用pll ip核的过程ip核的选择ip核参数的设置模式的选择后续ip核参数设置编写.v文件、测试文件与do仿真文件编写.v文件编写测试文件编写do文件仿真结果 任务要求 输入为50MHz的时钟信号，要求使用pll 产生一个150MHz核80MHz的输出信号，并包含90度与80度的相移 quartusⅡ 调用pll ip核的过程 ip核的选择 首先选择ip核，在右边的 IP-Catalog目录里输入PLL，选择ALT
Quartus II 12.1和Modelsim altera 10.1b安装和调用
04-18
### Quartus II 12.1与Modelsim Altera 10.1b的安装及调用 #### 一、前言 随着FPGA技术的不断发展，Quartus II与Modelsim作为重要的EDA工具，在数字电路设计领域发挥着至关重要的作用。Quartus II是Altera公司（现...
基于Quartus II 的双端口RAM IP核模块
mccree618的博客
08-24 3322
双端口RAM核，PLL核，Singal Tap多例化
ALTERA Quartus入门教程：黑金FPGA实战指南
本资源是一份详尽的 Altera Quartus Ⅱ入门教程，专为使用AX301/AX4010黑金FPGA的用户设计。它涵盖了Quartus Ⅱ这款由Altera公司提供的专业电子设计自动化（EDA）工具的基础学习，旨在帮助用户利用Verilog硬件描述...
QuartusII_12.1SP1_x86破解器.zip
05-07
1. 首先安装Quartus II 12.1SP1软件（默认是32/64-Bit一起安装) 2. 用QuartusII_12.1SP1_x86破解器.exe 破解 C:\altera\12.1SP1\quartus\bin下的sys_cpt.dll文件 (运行QuartusII_12.1SP1_x86破解器.exe后,直接点击"应用补丁"，如果出现"未找到该文件。搜索该文件吗?"，点击"是"， (如果直接把该破解器Copy到C:\altera\12.1SP1\quartus\bin下，就不会出现这个对话框，而是直接开始破解!) 然后选中sys_cpt.dll，点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\12.1SP1\quartus\bin下）。 运行破解器后，会产生license.dat，保存该文件到C:\altera\12.1SP1\quartus\bin下. 3. 把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 12.1的Tools菜单下选择License Setup，下面就有NIC ID)。 4. 在Quartus II 12.1的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 5. 注意:license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。 6. 备注:此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了，没有问题! Windows Vista 32/64因为微软都放弃了，所以没有验证，理论上应该可以正常使用。 7. 仅限于学习,不要用于商业目的! 严禁贴到网上!!! 8. 此软件已经通过了诺顿测试，在其它某些杀毒软件下，也许被误认为是“病毒”， 这是杀毒软件智能化程度不够的原因，所以只能暂时关闭之。 9. 如果在装有Windows2003的电脑上没有并口，安装QuartusII后，会出现以下服务出错事件提示： “Altera ByteBlaster 服务和下列不存在的服务存在相依的关系: parport” 解决办法：运行如下命令，并重启电脑 sc config ALTERABYTEBLASTER start= disabled
QuartusII_12.1SP1_x64破解器.zip
05-07
1. 首先安装Quartus II 12.1SP1软件（默认是32/64-Bit一起安装) 2. 用QuartusII_12.1SP1_x86破解器.exe 破解 C:\altera\12.1SP1\quartus\bin下的sys_cpt.dll文件 (运行QuartusII_12.1SP1_x86破解器.exe后,直接点击"应用补丁"，如果出现"未找到该文件。搜索该文件吗?"，点击"是"， (如果直接把该破解器Copy到C:\altera\12.1SP1\quartus\bin下，就不会出现这个对话框，而是直接开始破解!) 然后选中sys_cpt.dll，点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\12.1SP1\quartus\bin下）。 运行破解器后，会产生license.dat，保存该文件到C:\altera\12.1SP1\quartus\bin下. 3. 把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 12.1的Tools菜单下选择License Setup，下面就有NIC ID)。 4. 在Quartus II 12.1的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 5. 注意:license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。 6. 备注:此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了，没有问题! Windows Vista 32/64因为微软都放弃了，所以没有验证，理论上应该可以正常使用。 7. 仅限于学习,不要用于商业目的! 严禁贴到网上!!! 8. 此软件已经通过了诺顿测试，在其它某些杀毒软件下，也许被误认为是“病毒”， 这是杀毒软件智能化程度不够的原因，所以只能暂时关闭之。 9. 如果在装有Windows2003的电脑上没有并口，安装QuartusII后，会出现以下服务出错事件提示： “Altera ByteBlaster 服务和下列不存在的服务存在相依的关系: parport” 解决办法：运行如下命令，并重启电脑 sc config ALTERABYTEBLASTER start= disabled
Quartus 中PLL配置详细笔记
08-21
此文档详细描述了PLL配置的整个过程。通俗易通。
Quartus平台PLL设置详细介绍.pdf
06-29
详细介绍了Altera Quartus PLL IP核的使用及设置，适合入门学习及设计参考。对每一个选项的含义及作用做了详细的介绍。自己写的啊。
Altera FPGA SDI MegaCore Function User Guide v12.1
"FPGA IP core SDI ug_sdi-12-1.pdf 是由Altera公司提供的关于Serial Digital Interface (SDI) MegaCore功能的用户指南，适用于Quartus II软件版本12.1。这份文档在2013年2月更新，主要涵盖了与SDI相关的详细设计...
QuartusⅡ配置锁相环（PLL）
FY11111111的博客
12-25 658
9、配置输出时钟，选择Enter output clock frequency这一选项，在后方直接输入所需输出的时钟就可以。如果选择Enter output clock parameters这一选项，就需要输入分频倍频的数据，得到最终需要输出的时钟频率。同时也要注意②③④这几个地方的配置，④是文件的存储位置，自主选择。10、如果需要多个输出时钟，就勾选C1、C2、C3、C4界面选择Use this clock。4、配置输入时钟，根据自己所使用的板子的系统时钟配置。5、这一页的选项保持默认。
quartus工具篇——PLL IP核的使用
qq_52548731的博客
07-24 6742
quartus中PLL ip核的使用
quartus软件调用代码模板
摸鱼宗宗主的博客
04-29 6120
首先说明一下为什么要使用代码模板，主要因为这些代码模板的设计，在对应厂商的器件上综合出来的电路功能和效率是最好的，而且可以降低我们整个工程的综合时间。 1.怎样调用 以quartus 16.1版本为例。 打开quartus 16.1软件，点击File > New ，新建一个Verilog代码文件 点击Insert Temolate对话框 3.找到Verilog部分的模板，打开Full Designs，可以看到很多设计模板。 4. 找一个乘法器加法器设计代码例程，点击Insert，将模板粘贴到我
评论 11
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值