瞎想的博客

开发板环境：vivado 2017.4 ，开发板型号xc7z010clg400-1，这个工程主要是进行eth测试链接：https://pan.baidu.com/s/1dUm68xhKjobq1C6st9Zn3A提取码：o868step1 新建一个vivado工程step 2 导入zynq配置文件点击Create Block Design点击OK调用z...

开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这个工程主要功能是自定义一个axi_lite IP然后在SDK中控制LED闪烁工程链接：https://pan.baidu.com/s/1W2p50NZP6hKMQEdFbTcLDA 提取码：r5knstep1 新建一个vivado工程和自定义一个axi_lite IP核然后在这...

开发板环境：vivado 2017.4 ，开发板型号xc7z010clg400-1，这个工程主要读取SD卡里的图片使用hdmi来进行显示链接：https://pan.baidu.com/s/1QkbI0J-A_DJdUKwZKBMDDg 提取码：wp8a这个工程是以前面一篇博客里的hdmi显示通路上面进行更改的，所以vivado工程不变只是更改了SDK代码。上一篇的hdm...

开发板环境：vivado 2017.4 ，开发板型号xc7z010clg400-1，这个工程主要用vdma核搭建hdmi显示工程链接：https://pan.baidu.com/s/1FoqtKnNewxFusP4v-DnPoQ 提取码：pvimStep1 新建工程，调用一个zynq核并配置这里配置项比较多所以没有例具体配置了哪些，这里我直接导入之前已经配置好tcl文件...

开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这个工程主要使用DMA进行回环测试先将DDR内写入数据，然后DMA通过MM2S将数据从DDR读出并写入到fifo中，再通过S2MM将数据从fifo中读出写入到DDR中构成一个回环。step1 调用一个zynq核并配置调用zynq核勾选HP0勾选reset管脚勾选SD卡和uar...

开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这个工程主要用axi_iic对24C32进行读写链接：https://pan.baidu.com/s/1OHeFNlLTzk2xsaOUdUZ0kw 提取码：xfwaStep1 新建工程，调用一个zynq核并配置设置SD卡管脚和uart（不同的开发板会有所差异）设置SDIO频率...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这里主要实现的功能是用xadc的Vp和Vn来测量我们输入到开发板上的电压，如下图所示工程链接：https://pan.baidu.com/s/1JFJOHf84dn6Yf2OWi3oYhw 提取码：54a6在底板上就是这两个脚了并且我焊接了一个3.3v电源的一个简单分压电路...

开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这里主要在两个不同的cpu上跑不同的程序，cpu0跑hello_world工程cpu1跑一个led不断闪烁的程序，并且两个程序能同时运行。链接：链接：https://pan.baidu.com/s/1_UY1O6umUUfxR0osuqKLzg 提取码：c0sfStep1 新建一个vivado...

我这里一共调用了两个自定义的IP都是基于axi_stream的IP核，一个是主机master一个是从机slave，然后将这两个调用的IP例化到一个新创建的fpga工程，最后写一个仿真脚本让这个master主机对这个从机slave进行写。主机：从机：将stream接口的master和slave都例化到fpga工程的顶层文件如下图所示`timescale 1ns ...

开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这个工程主要介绍怎样将gpio_mo做为输入口使用工程链接：https://pan.baidu.com/s/1jewYR14IH0tsbvIMCIUswg 密码：glpq从这个ug585手册可以看到gpio_mio主要分布在这个Bank0 和Bank1上。这里主要介绍gpio_mio暂时不介绍gpio_...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要用axi_uart发送数据，IP核设置的波特率为9600工程的网盘下载链接：https://pan.baidu.com/s/1ID426Zd85LgtAzhQMZpzNA 密码：6irgStep1 新建工程，调用一个zynq核并配置配置选中这个SD卡，工程做完后会从SD卡启动...

我这里一共调用了两个自定义的IP都是基于axi_lite的IP核，一个是主机master一个是从机slave，然后将这两个调用的IP例化到一个新创建的fpga工程，最好写一个仿真脚本让这个master主机对这个从机slave进行读写。链接：https://pan.baidu.com/s/1WFCazNaUaXBwKuJtAZNKZQ 密码：ex8l主机：从机：...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用ILA观测PS端AXI总线的波形链接：https://pan.baidu.com/s/1hQMOID1uDXC7h4t_VM8Ysg 密码：scomStep1 已经新建好的vivado工程Step2 新建一个Block Design点击OKStep3 添加ZY...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用ILA观测FPGA输出管脚的波形链接：https://pan.baidu.com/s/1sVfxSVcdcRS2wgOwJUl5yg 密码：0agyStep1 先新建一个vivado 工程Step2点击这个Add Sources新建一个fpga工程在弹出的对话框中选...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程是用spi接口对eeprom进行读写Step1 新建工程然后按照下面截图中进行配置（主要配置了DDR、SD，uart，SPI）点击自动连线将这些引脚引出如下图所示Step2 对工程进行综合Step3 生成顶层文件直接生成的顶层有多个IO口，所以我这里更改了顶层文件将...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要用I2C接口读取STLM75的温度，同时也会对其它的相关寄存器进行读写以验证程序的正确性。链接：https://pan.baidu.com/s/1WyJmJ2ZoMmwHoN3gHBN65A 提取码：uf8p下面的这个截图是STLM75的一些管脚介绍：下面的截图是z...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用i2c对24c32进行读写链接：https://pan.baidu.com/s/1EjVY9kjybUKg3oegKkx2BA提取码：dgcmStep1 新建工程然后按照下面截图中进行配置（主要配置了DDR、i2c）配置完成后进行综合、生成顶层文件，生成的顶层文件如下图所...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用hello_world这个工程进行debug调试Step1 这是在SDK中已经新建好的hello_world工程将开发板打到SD卡启动模式JP2闭合、JP1断开，连接开发板的uart和jtag下载器，如下图所示Step2 右击hello_world-->Debug As-...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要本章描述在ZYNQ中引出MIO并控制PS部分的LED灯D29。Step1 这是已经新建好的vivdao 工程 (如果大家不会新建vivado 工程请参考博文hello_worldhttp://blog.csdn.net/taowei1314520/article/details/770423...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1。我们用FPGA最后生成的是二进制bit文件，bit文件下载到开发板是在内存里运行如果断电程序会丢失。如果我们用FPGA生成的bit文件和zynq核生成的fsbl合成一个BOOT.bin文件，这个zynq核配置了DDR核QSPI_Flash,然后将这个BOOT.bin文件下载到QSPI_Flash让开发板运行在...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要功能是使用拔码开关U20的三个开关来触发PL中断，并且通过串口打印出已经触发的中断按键。Step1 这是已经新建好的vivdao 工程Step2 点击Flow Navigator 下的Create Block Desion新建一个Block Desio...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要功能是调用一个axi_gpio核然后通过这个axi_gpio核控制三色灯D34闪烁。Step1 这是已经新建好的vivdao 工程Step2 点击Flow Navigator 下的Create Block Desion新建一个Block Desion在...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这里用的这个工程是“从新建工程到下载bit”这个工程里的流水灯，这个工程没有用z-turn 板提供的时钟而且用ZYNQ核提供的时钟给到FPGA点亮LED灯。Step1 这里是已经新建好的FPGA流水灯如下图所示`timescale 1ns / 1ps////////////////...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1（工程末尾提供了工程源代码大家可以去网盘下载）Step1 点击File->New Project 新建一个vivado工程点击Next填写工程名和工程保存路径点击Next点击Next点击Next按下图填写Package为clg400，Speed grad...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要本章描述怎样通过EMIO引出GPIO，并控制三色灯D34 （博客末尾为大家提供了网盘的工程源代码大家可以下载）step1 这是已经新建好的vivdao 工程 (如果大家不会新建vivado 工程请参考我上篇博文hello_worldhttp://blog.csdn.net/t...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要实现的功能是能在uart上进行数据的回传，也就是串口调试助手发送数据后开发板接收到后会将数据返回给串口。（博客末尾为大家提供了网盘的工程源代码大家可以下载）step1 这是已经新建好的vivdao 工程 (如果大家不会新建vivado 工程请参考我上篇博文hello_worldhttp:...

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1（工程末尾提供了工程源代码大家可以去网盘下载）step1 点击File->New Project 新建一个vivado工程step2 在弹出的对话框中点击Nextstep3 在弹出的对话框中填写工程保存路径和工程名，如下图所示step4 单击Next...