DSP28335
zxcwxkp
积蓄力量
展开
-
串行通信接口SCI
一、SCI模块概述SCI是串行通信接口。SCI是一个双线的异步串口,具有接受和发送两根信号线的异步串口。二、SCI模块的特点①SCI模块具有两个引脚:发送引脚SCITXD和接收引脚SCIRXD②SCI模块具有双缓冲接受和发送功能:接收缓冲寄存器SCIRXBUF,发送缓冲寄存器SCITXBUF③SCI模块可以产生两个中断:接收中断SCIRXINT,发送中断SCITXINT三、SCI模块工作原理如果使能了SCI的FIFO功能,则RXSHF会将数据直接加载到RX FIFO队列中,CPU再从FIFO原创 2020-12-29 17:21:19 · 4925 阅读 · 0 评论 -
DSP28335:EPWM
一、PWM基础知识PWM是脉宽调制的缩写,通俗地说就是宽度可调节的方波脉冲二、EPWM概述1.EPWM模块的功能①输出两路PWM②具有相位控制功能,可以超前或滞后于其他EPWM模块③具有死区控制功能三、EPWM子模块1.时间基准子模块...原创 2020-12-28 22:09:38 · 1236 阅读 · 0 评论 -
DSP8335:模数转换器ADC
一、F28335内部ADC模块ADC模块一共分为16个采样通道。ADC模块框图如下图所示:虽然ADC模块具有多个输入通道,但他内部只有一个转换器,也就是说同一时刻只能对一路输入信号进行转换,当有多路信号需要转换时,ADC模块通过前端模拟多路复用器进行控制,使得同一时刻只允许一路信号输入至ADC转换器中...原创 2020-12-28 21:38:33 · 805 阅读 · 0 评论 -
DSP28335-CPU定时器
一、CPU定时器概述DSP为了精确控制时间,以满足控制某些特定事件的要求,定时器是不可缺少的内容。二、CPU定时器工作原理(1)在CPU定时器工作前,先要根据实际的需求,计算好CPU定时器周期寄存器的值,然后给周期寄存器PRDH:PRD赋值。(2)启动定时器开始计数,PRDH:PRD里面的值装在金定时器计数寄存器TIMH:TIM中。(3)计数器TIMH:TIM里面的值每隔一个TIMCLK就减小1,直到计数到0(4)此时,CPU计时器会产生一个中断信号。(5)完成一个周期的计数后,在下一个定时器原创 2020-12-12 22:47:34 · 6149 阅读 · 0 评论 -
DSP28335:中断系统
一、CPU中断1.CPU中断概述中断申请信号是通常由软件或者硬件所产生的的信号,它可以使CPU暂停正在执行的主程序。CPU中断有两种分类方法:①硬件与软件中断1°软件中断:通过在软件中写指令触发的中断2°硬件中断:来自于片内外设或者外围设备的中断信号②可屏蔽中断与不可屏蔽中断1°可屏蔽中断:这些中断可以用软件加以屏蔽或者解除屏蔽2°不可屏蔽中断:这些中断是不可以被屏蔽的。2.CPU中断向量每一个中断都是32位的中断向量,也就是两个16位寄存器,里面存储的是相应的中断服务子程序的入口地址原创 2020-12-12 22:45:46 · 2219 阅读 · 0 评论 -
DSP28335:外部设备接口XINTF
一、XINTF概述:当实际应用需要更大的存储空间时,需要通过外部接口XINTF进行扩展。XINTF接口映射到了三个存储空间,Zone 0,Zone 6和Zone 7,下图为XINTF模块信号。二、XINTF配置1.时钟信号XTIMCLK是XINTF接口的内部时钟,所有的访问操作都是以XTIMCLK为基准,XTIMCLK与SYSCLKOUT的关系可通过修改XINTCNF2中的XTIMCLK进行设置。设置为1则TIMCLK=SYSCLKOUT/2,设置为0,则TIMCLK=SYSCLKOUT。Xint原创 2020-12-06 14:41:08 · 7710 阅读 · 0 评论 -
DSP28335:多功能复用引脚GPIO
一、GPIO概述GPIO是多功能复用引脚,可以配置成通用的数字I/O工作模式,也可以配置成外设I/O工作模式。每个引脚除了通用数字I/O功能外,还有三个外设功能。,GPIO分为三组进行管理二、GPIO寄存器1.控制寄存器(对该寄存器操作前要写EALLOW,操作后要写EDIS)(1)GPIO功能选择寄存器GPIO实现哪种功能是通过功能寄存器来设置的,设置方式如下表所示(此处仅列举GPAMUX),同一时刻,每个寄存器只能选择同一种功能,配置例子如下所示:GpioCtrlRegs.GPAMUX1.b原创 2020-11-30 16:50:16 · 5476 阅读 · 0 评论 -
DSP28335系统时钟
一、振荡器OSC和锁相环PLL模块锁相环是一种控制晶振使其下你跟对于参考信号保持恒定的电路。主要作用是通过软件实时配置片上外设时钟譬如当30MHz的OSCCLK信号经锁相环倍频后,倍频倍数可通过PLLCR[DIV]设置,可设置为10,经过PLL后的信号变为300MHz,因为28335的时钟频率为150MHz,所以需要将PLLSTS[DIVSEL]设置为2,可得300/2=150MHz时钟信号。二、各种时钟信号1.外设时钟下图是系统控制及外设时钟,CLKIN是经过PLL模块后送往CPU的时钟信号原创 2020-11-30 15:16:49 · 5839 阅读 · 2 评论