TechDiary的博客

引言：上一篇我们完成了一个内存式的从机，实现了对AXI4从机的读写测试。本周我们将实现一个简单的外设式的从机，希望能够解决一些大家的疑惑，并抛砖引玉，希望大家能够做出自己的设计~还是老规矩，后台回复“AXI4”可以领取相关代码，链接将会保持更新。外设式的从机本质上也是一组寄存器的读写，只不过读写寄存器对应了一些特别的动作。本期分享的从机驱动的是一个SPI通信的DA模块，型号是AD5308，8位精度8个通道，目前已经测试成功。理论上来讲在稍微修改的前提下可以兼容其他SPI设备，但是本次分享重点不在于..

上一篇我们完成了一个内存式的axi4从机的rtl设计，并进行了仿真验证。是不是有点不过瘾呢？本周我们将在ZYNQ中测试一下之前的从机是否真的能满足功能，回复AXI4可以获取最新的rtl设计以及zynq下的测试环境，有条件的朋友可以实际看下效果~先说最重要的部分，本次测试发现之前的从机的几处错误，后台的代码已经更新。首先是hand_ar信号无法拉低的问题，更改过后的代码如下所示，更改过的地方有两个部分：hand_ar拉低的条件(arvalid && arready &&am.

上周我们介绍到了AXI4从机的写过程，今天我们继续来实现一下AXI4从机的读过程。相关Verilog代码及环境相比上一篇文章有优化，公众号后台回复AXI4即可获取最新内容。本篇文章结构如下所示，由于AXI4从机的读过程与上一篇中写过程具有较大的相似性，为了节约大家的时间就将其安排在了第二部分，已经了解过的朋友可以直接跳过看仿真验证的结果~一、从机的内部寄存器设计二、AXI4读从机的实现三、仿真验证从机的内部寄存器设计支持AXI4总线的从机大致可以分为两种类型，一种是内存类型的从机（mem..

写在前面：上一篇文章我们介绍了AXI4协议各通道的信号构成与握手机制，之后我们将在解析读写过程的同时，手把手教你实现一个从机的读写过程。由于今天的篇幅所限，本篇文章将实现一个从机的写过程，作为协议解析与实现系列的一个开始。回复AXI4可以得到本系列的RTL设计以及仿真环境，链接有实时更新。文章链接：https://mp.weixin.qq.com/s/b87ZkPyX68vYoiMXLjjB9g先说下读完这篇文章的预期结果，也算是一个小作业——完成一个AXI4从机写过程的rtl设计，并使用VIP验.

写在前面：AMBA总线协议在SOC设计中的地位是不言而喻的，从本篇文章开始，将会依托于官方手册详解AXI4、AXI4-LITE、AHB、APB等目前最常见的AMBA总线协议，梳理一下其中常用的知识点。本篇为AXI4协议的开篇，更多解析将会在之后继续分享给大家。AXI4协议是amba协议中比较新的一个协议，目前应用的也很广泛。例如在ZYNQ核的ARM与FPGA部分信息交互中就大量应用了AXI4总线协议，官方手册给出了以下几点的AXI协议特点：地址/控制信号与数据处于不同阶段支持非对齐数据传输支持.