AXI4协议详解（二）

写在前面：上一篇文章我们介绍了AXI4协议各通道的信号构成与握手机制，之后我们将在解析读写过程的同时，手把手教你实现一个从机的读写过程。由于今天的篇幅所限，本篇文章将实现一个从机的写过程，作为协议解析与实现系列的一个开始。回复AXI4可以得到本系列的RTL设计以及仿真环境，链接有实时更新。

文章链接：https://mp.weixin.qq.com/s/b87ZkPyX68vYoiMXLjjB9g

先说下读完这篇文章的预期结果，也算是一个小作业——完成一个AXI4从机写过程的rtl设计，并使用VIP验证设计。

整体分为声明端口、RTL设计以及仿真验证三部分，废话不多说，我们直接搞：

一、声明端口

首先，我们要进行输入输出端口的声明，由于我们今天设计的是一个AXI4从机，因此对照着上篇文章里的信号列表，标记S2M的设置为output，标记为M2S的设置为input。

当然，在写的时候不可避免要遇到一些位宽问题，在这里就一并再详细介绍下各信号的位宽是怎么选定的：

• ID类信号（AWID、BID、ARID、RID）

  ID信号指示的是传输任务序号，主机可以设置传输任务的序号指示执行的顺序。其中，来自同一个主机，同一个序号的指令只能顺序执行；来自同一主机不同序号的或来自不同主机的传输任务没有执行顺序的要求。因此传输任务ID的作用是指定某些特殊传输任务的顺序，当存在明确的先后顺序时，可以用相同的任务ID标识。

  同时在这里还要特别指出，上篇文章当中有一些小错误，写通道的ID在AXI4协议中被取消了，这也就意味着写通道的写顺序必须与写地址通道保持一致。spec中讲取消这一信号的原因是AXI4取消了AXI3协议中对交织写数据的支持，AXI4只能进行连续写数据，因此WID信号变得冗余，为了节省端口数将WID取消掉了。

  四个ID信号的位宽可以使用一致的宽度，建议作为模块参数进行自定义，笔者定义位宽为4。

• 地址类信号（AWADDR、ARADDR）

  地址类信号的位宽代表了本个从机的地址映射区的大小。这里再废话几句，主机对从机的控制其实是通过访问从机的寄存器实现的。如下图所示，两个从机的寄存器（寄存器大小均为32位）被映射在一个主机的访问地址中，其中0x44A0_0000是第一个从机的偏置地址，占用空间1KB，0x44A0_1000是第二个从机的偏置地址，占用空间4KB。如果想要访问第一个从机的第二个寄存器，只需要访问0x44A0_0004地址的寄存器即可。

AXI4协议规定主机上寄存器块的最小分块单元为4K Byte，每个从机的开始映射地址都是4KB的边界。这也影响了AXI4的一个读写规则，那就是一个burst传输不能跨越4KB的界限，否则就会引入将数据错误写入其他从机的风险。注意这个4KB的界限指的是MASTER的地址界限，例如一个burst中不能越过0xXXXX_X000的地址位。

地址位的位宽也可以自定义设置，建议定义为模块参数，笔者设置为了8位，也就是说设计的从机共有64个寄存器，每个寄存器含有一个32位数据。

• 数据类信号（WDATA、RDATA、WSTRB、WLAST、RLAST）

  其中WDATA与RDATA为总线的数据位宽，也是每个地址下的寄存器大小。位宽可以根据总线需要设定，本设计中使用较为常用的32位。

  WSTRB为写选通信号，指示当前传输的有效数据段。有效数据段单位是8bit，也就是32bit数据位宽的总线的WSTRB信号会有4位，WSTRB[3]指示WDATA[31:24]的有效性。

  1. WSTRB可以用在AXI4总线的“Narrow Transfer”特性中：当burst传输的数据位（burst size）小于总线位宽时，可以通过选通信号进行部分写入。如图所示，当burst size表示传输数据位为8且传输类型为递增（INCR）时，32位数据总线位宽的写入情况（此时的写入选通信号依次为：4’b0001，4’b0010，4’b0100，4’b1000，4’b0001）：

  

  2. WSTRB信号也可以用在AXI4总线的“Unaligned Transfer”中：当传输的目标地址与寄存器的边界未对齐时，可以使用非对齐传输，如下图所示，在寄存器位宽32位时，起始传输地址0x07时的传输情况：

     

  WLAST信号指示最后一个写数据，与最后一个写数据的WV