FMQL45 XADC

最新推荐文章于 2024-05-12 13:49:54 发布
最新推荐文章于 2024-05-12 13:49:54 发布
阅读量229 收藏
点赞数 3
文章标签： 驱动开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tianshizhiyi_121/article/details/136857363
版权

        通过PL自带的XADC可以读写温度，电压等，但是总是读的不对。开始查找FM_QL_bsp里面少了一个部分就是pl！添加，在ewp已经修改了，但是文件不存在，现在给补上了，有点奇怪，有的项目会自动生成pl，有的不会。

        而使用XADC读取，必须要有pl和ewp。

        加上后，现在读取电压感觉有一路是对的，但是温度读出来一直是0，这个问题又查了一下！

比较了一下Xilinx Zynq7045和FMQL45关于XADC两者区别：

        

        

        温度在0通道，和这个无关！

        继续查找问题！

        最后发现PL侧的XADC读写就存在问题，所以重新换种XADC挂载方式，问题解决。

SSDF_ZQ
关注
  • 3
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
FMQL系列开发差异说明V1.2
05-08
FMQL系列开发差异说明V1.2是关于FMQL系列开发中存在的差异的详细说明，涵盖了开发环境、调试设备、PS_DDR设计、SD卡启动设计、USB应用、SMC应用、CPU核差异、L2-Cache差异、PS-PL接口差异、PS-PL中断差异、PS-PL DMA...
XADC-Measure.zip
最新发布
05-15
《XADC测量技术详解》 XADC，全称为Xilinx Analog-to-Digital Converter，是赛灵思（Xilinx）FPGA设备内置的一种模拟到数字转换器。它为系统设计者提供了一种在FPGA内部进行模拟信号采集和数字化处理的能力，极大地...
【国产复旦微FMQL45教程】-小试牛刀之LED
mochenbaobei的博客
06-12 4225
（8）编写一段“led.v”逻辑代码，这里定义了一个 32 位的寄存器 timer，用于循环计数 0~499999999（1 秒），计数到 499999999 的时候，timer 变 0，并翻转 8 个LED 灯。对于纯 PL 设计，我们的 FMQL45 和 Zynq7045 是管脚全兼容，所以可以直接使用 Vivado 进行逻辑开发，对于简单的逻辑也可以使用 Procise 开发，但是如果要大量使用 IPcore，推荐使用 Vivado。这里需要用户自己衡量，这里我们就按照默认的，直接点击“OK”。
国产化复旦微电子 FMQL45T900 FPGA开发板（ 替代Xilinx ZYNQ ARM+FPGA 7045开发板）
热门推荐
mochenbaobei的博客
02-21 2万+
- FM4550国产化开发板 功能接口- - 系统框图- 01 - 产品参数- 1. 主要参数 系统1： FPGA型号：FMQL45T900 PS内核：四核ARM Cortex-A7，主频800MHz PS端内存：1GB DDR3,数据速率1066Mbps，32bit PL端内存：1GB DDR3,数据速率1600Mbps，32bit GTX收发器：16X 速度等级：对标进口-2 ...
基于复旦微的 FMQL45T900 ARM+FPGA+AD全国产化解决方案，兼容XILINX的XC7Z045-2FFG900I （即ZYNQ7045)
YEYUANGEN的专栏
05-12 761
该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台，方便用户进行产品开发。FMQL45T900是复旦微电子研制的全可编程融合芯片，在单芯片上集成了基于具有丰富特点的四核处理器的处理系统（Processing System，PS）和可编程逻辑（Programmable Logic，PL），基于最先进的28纳米工艺。
ZYNQ XADC使用
Tonystock_never的博客
07-03 1476
ZYNQ XADC使用
Zynq-7000、FMQL45T900的GPIO控制（七）---linux驱动层配置GPIO中断输入
大牛攻城狮的专栏
04-28 980
这里一般需要根据自己的编译环境配置，source环境变量，我这里就省略了，makefile直接切换到内核目录，这里的内核目录需要替换成自己的目录。在Zynq-7000、FMQL45T900驱动层也时常会用到对GPIO的控制，这里就针对实际使用的情况进行说明，首先根据之前的帖子确实使用GPIO编号。在vivado中导出EMIO，使用EMIO5进行管脚测试，根据之前的帖子可以计算出来EMIO5对应的GPIO编号是431。使用的代码以及编译的.ko文件下载地址如下。驱动使用的主要GPIO控制函数如下。
复旦微的 FMQL45T900+ARM
beijingqingyikeji的博客
03-29 4109
System，PS）和可编程逻辑（Programmable Logic，PL），基于最先进的 28 纳米工艺。PS 端缓存：1 组 DDR3 SDRAM，32 位，容量 1GByte；PL 端缓存：1 组 DDR3 SDRAM，64 位，容量 2GByte；FMC1：8 路 GTX，17 对 LVDS，28 路 PS MIO；核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭。逻辑资源（PL）：GTX 16 个，DSP 900 个；PL 端时钟：1 个 50MHz 晶振，逻辑时钟；
EGo1_XADC FPGA XADC实验
03-10
在FPGA（Field-Programmable Gate Array）设计中，XADC（Xilinx Analog-to-Digital Converter）是一项关键技术，它允许用户在FPGA内部集成模拟信号的采集和数字化处理。"EGo1_XADC FPGA XADC实验"是针对这个功能的一...
基于FPGA的XADC实现
06-10
【标题】：“基于FPGA的XADC实现” 在现代电子设计中，Field-Programmable Gate Array（FPGA）因其可编程性和高速处理能力而被广泛应用于各种领域。Xilinx公司的FPGA器件内集成了一个名为XADC（Xilinx Analog-to-...
xilinx-xadc.rar_Xilinx_xadc
09-24
《Xilinx XADC设备驱动详解》 Xilinx XADC，全称为Xilinx Analog-to-Digital Converter，是Xilinx FPGA（Field Programmable Gate Array）中集成的模拟数字转换器。这个功能强大的模块允许用户在FPGA内部进行模拟...
复旦微FMQL45T900核心板FMQL45 DEMO评估板PDF原理图.pdf
03-24
复旦微FMQL45T900核心板FMQL45 DEMO评估板PDF原理图，可供选型设计参考。
复旦微FM17510芯片手册
12-22
复旦微FM17510芯片手册，需要用的就下载啦，看了站内没人有此资源，给需要用到的人真正有用的资源，看了网上基本没有FM17510的资源，特此上传一份芯片手册供大家参考使用；
xilinx zynq7000开发记录(uboot_fsbl移植)
12-14
详述了xilinx zynq7000 uboot和fsbl移植过程
zynq 旷板EBAZ4205 axi_led
12-01
zynq7010之EBAZ4205旷板工程，通过axi控制led点亮
基于FPGA的WEB服务器的搭建
10-27
基于FPGA的WEB服务器的搭建简易版，有详细的软核配置
基于复旦微的FMQL45T900全国产化ARM核心模块（100%国产化）
beijingqingyikeji的博客
09-22 1218
该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台，方便用户进行产品开发。FMQL45T900是复旦微电子研制的全可编程融合芯片，在单芯片上集成了基于具有丰富特点的四核处理器的处理系统（Processing System，PS）和可编程逻辑（Programmable Logic，PL），基于最先进的28纳米工艺。
Zynq-7000、FMQL45T900的GPIO控制（三）---linux管脚编号计算
大牛攻城狮的专栏
04-26 1597
从上图可以看到设备中第一个IO编号为906，这个编号属于MIO的编号。你需要操作某个GPIO直接找出对应的GPIO编号，比如：我要使用MIO10对应第11个GPIO对应的编号为：gpio916。这里两者的明显的区别在于FMQL45T900节点个数比较多有四个，这里简单分析一下原因。FMQL45T900的计算稍微复杂一点，提供了四个根节点，分别对应每个bank。首先都在/sys/class/gpio/查看对应节点。两者的控制都是流程都是一样的，在细节上又区别。这里列举几个实际使用的管脚对应的节点。
Xilinx 7系列FPGA内置ADC
mochenbaobei的博客
05-10 3017
所有的XADC模块的专用管脚都属于Bank0，所以都加上后缀_0，上图1-2表示了XADC的基本输入输出需求：上面有两种配置需求，左边使用的是Vccaux（1.8V）供电，并且使用外部的1.25V的参考源，使用外部参考源在精度和热漂移方面可以获得更好的性能，且使用一个磁珠用以隔离模拟地和数字地，以避免模拟和数字共地而把噪声带入模拟电路；涉及到XADC的使用问题还有MIG IP。这个时候最基本的一个多通道获取数据的XADC设置好了，至于设置中没有细说的地方，可以等熟练使用之后进行研究，找出最合适的使用模式。
ZYNQ XADC外部模拟输入测试
06-08
本文主要讨论了ZYNQ XADC外部模拟输入测试的相关内容。在ZYNQ7000系统架构中，XADC模块是一个十分重要的组成部分，它可以通过两种方式与PS进行通信。第一种方式是通过PS-XADC接口，无需对PL进行编程配置；第二种方式...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值