2018年02月_ReStart_11

转载 VHDL中txt文件的读写

在对VHDL代码进行ModelSim仿真的时候，如果测试一个比较简单的功能，比如简单地测试一个IPCore，那么我们只需要signalName <= x"01"; wait for cam_period*5; signalName <= x"10"; wait for cam_period*5;12类似的代码就可以满足我们的要求。　　但是呢，假如你要测试一个大的COMPONENT，...

2018-02-08 16:43:05 1507

转载 zedboard如何从PL端控制DDR读写(七)

前面已经详细介绍了从PL端如何用AXI总线去控制DDR的读写，并且从AXI_BRESP的返回值来看，我们也是成功写入了的。但是没有通过别的方式来验证写入的数据的话，总是感觉差了点什么。　　今天试了一把从PS端直接读取DDR里面的数据，刚好跟PL端写入的一样，这下可以放心的认为我们写入成功了。　　还是跟前面说的一样，在SDK里面使用hello world的模版就可以了。

2018-02-04 11:12:52 3051

转载 zedboard如何从PL端控制DDR读写(六)

上一节说到了DDR寻址的问题，如下图：　　从官方文档上我们看到了DDR的地址是从0008_0000开始的，那么我们开始修改Xilinx给我们提供的IP核代码。其实很简单，上一节已经分析了地址停留在0000_1000的原因，现在我们只需要把write_burst_counter的位宽变大就可以了。　　从上表看到地址范围由全0到全1，计算一下就知道需要的宽度为27，即 C_NO

2018-02-04 11:11:29 1604

转载 zedboard如何从PL端控制DDR读写(五)

有了前面的一堆铺垫。现在终于开始正式准备读写DDR了，开发环境：VIVADO2014.2 + SDK。　　一、首先要想在PL端通过AXI去控制DDR，我们必须要有一个AXI master，由于是测试，就不自己写了，直接用package IP生成，方法如下：　　1.选择package IP工具　　　　2.创建新的AXI外设　　　　3.接口类型

2018-02-04 11:10:33 2370

转载 zedboard如何从PL端控制DDR读写(四)

PS-PL之间的AXI 接口分为三种：• 通用 AXI（General Purpose AXI） — 一条 32 位数据总线，适合 PL 和 PS 之间的中低速通信。接口是透传的不带缓冲。总共有四个通用接口：两个 PS 做主机，另两个 PL 做主机。• 加速器一致性端口（Accelerator Coherency Port） — 在 PL 和 APU 内的 SCU之间的单个异步连接，总线宽

2018-02-04 11:09:35 4121

转载 zedboard如何从PL端控制DDR读写(三)——AXI-FULL总线调试

本文主要是总结一下使用AXI-FULL调试的过程。　　　　首先想到的是用RAM IP核来测试，方法是通过AXI接口向RAM写入一组数据并读出，看起来很简单，然而试了好久都没能出结果。如下图所示，其实AXI RAM就是在本地RAM接口的基础上套了一个AXI的壳　　　　在使用modelsim仿真的时候总是会抛出一个警告，具体的警告类型忘了，下次有机会再尝试。试了好多次都

2018-02-04 11:08:25 4034 4

转载 Zedboard 如何从PL端控制DDR3（二）--AXI4总线

虽然Xilinx已经将和AXI时序有关的细节都封装起来，给出了官方IP和向导生成自定义IP，用户只需要关注自己的逻辑实现，但是还是有必要简单了解一下AXI的时序，毕竟咱是做硬件设计的。　　AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3

2018-02-04 11:07:08 3664

转载 zedboard如何从PL端控制DDR读写(一)

看了一段时间的DDR手册，感觉大体有一点了解了，想要实际上板调试，然而实验室可用的开发板不多，拿了一块zynq板看了看，DDR确实有，但是已经集成了控制器，而且控制器还放到了PS端，PL只能通过AXI接口访问。无奈另外两块开发板也这样，索性就用AXI去控制吧，正好还能再复习一遍AXI。先简单介绍一下zynq，其全称是ZedBoard Zynq Eva

2018-02-04 11:05:00 3966

转载 PL和PS通过BRAM交互共享数据

本文转自：http://blog.csdn.net/rzjmpb/article/details/50365915本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。涉及到AXI BRAM Contr

2018-02-04 11:02:58 2801

原创 helloword

1、在vivado 环境下建立硬件平台：添加zynq cpu2、导出bitstream文件到sdk3、打开SDK并建立应用工程：4、打开Run-->Run configurations：注意：这里选着systerm Debuger不能选GDB 否则sdk2016.4环境下会报错： No Elf·····5、添加‘elf文件’。其他默认。6

2018-02-04 10:54:29 184

转载 xilinx sdk Error while running ps7_init method.的问题

Unexpected error while launching program: Error while running ps7_init method.Cannot Read from target MMU section translation faultError while running ps7_init method.Cannot Rea

2018-02-03 15:21:41 1574

转载 zedboard烧写程序到FLASH，用于QSPI Flash启动

创建第一级启动引导程序FSBL。SDK中点击工程BSP文件夹右键，选择Board Support Package Setting。选择xilffs和xilrsa加入，点击OK. 在SDK主界面下选择File->New->Application Project选项，设置参数如下。点击Next，选择Zynq FSBL，然后点击Finish。在工程目录下，新建boot文件夹。（位置

2018-02-03 11:59:18 1183

timeless_2014的博客