某平台pcie设备的(host)controller驱动框架及其phy驱动框架（一）

最新推荐文章于 2024-05-06 17:24:34 发布
最新推荐文章于 2024-05-06 17:24:34 发布
阅读量1.6k 收藏 15
点赞数 2
分类专栏： 嵌入式linux 文章标签： pcie controller driver platform
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tpmamba/article/details/112488180
版权

平台pcie设备的controller驱动框架

NOTE：Kernel version: 5.4.24

File Path：drivers/pci/controller/dwc/pci-xxx.c（省略返回值判断）

1、相关结构的定义

struct xxx_pcie {
	struct dw_pcie		*pci;
	int			clkreq_gpio;
	int			dis_gpio;
	int			reset_gpio;
	bool			gpio_active_high;
	struct clk		*pcie_bus;
	struct clk		*pcie_phy;
	struct clk		*pcie_phy_pclk;
	...
	struct regmap		*iomuxc_gpr;
	struct regmap		*hsiomix;
	u32			controller_id;
	
	struct reset_control	*pciephy_reset;
	struct reset_control	*pciephy_perst;
	struct reset_control	*apps_reset;
	struct reset_control	*turnoff_reset;
	struct reset_control	*clkreq_reset;

	u32			tx_deemph_gen1;
	u32			tx_deemph_gen2_3p5db;
	u32			tx_deemph_gen2_6db;
	u32			tx_swing_full;
	u32			tx_swing_low;
	u32			hsio_cfg;
	u32			ext_osc;
	u32			local_addr;
	u32			hard_wired;
	u32			dma_unroll_offset;
	int			link_gen;
	struct regulator	*vpcie;
	void __iomem		*phy_base;
	void __iomem		*hsmix_base;

	struct device		*pd_pcie;		/* power domain for pcie */
	struct device		*pd_pcie_per;	/* power domain for pcie csr access */
	struct device		*pd_pcie_phy;	/* power domain for pcie phy */
	struct device		*pd_hsio_gpio;	/* power domain for hsio gpio used by pcie */
	...

	const struct xxx_pcie_drvdata *drvdata;
	struct regulator	*epdev_on;
	struct phy		*phy;
};

struct dw_pcie {
	struct device		*dev;
	void __iomem		*dbi_base;
	void __iomem		*dbi_base2;
	/* Used when iatu_unroll_enabled is true */
	void __iomem		*atu_base;
	u32			num_viewport;
	u8			iatu_unroll_enabled;
	struct pcie_port	pp;
	struct dw_pcie_ep	ep;
	const struct dw_pcie_ops *ops;
	unsigned int		version;
};

struct xxx_pcie_drvdata {
	enum xxx_pcie_variants variant;
	u32 flags;
	int dbi_length;
};

struct pcie_port {
	struct device		*dev;
	u8			root_bus_nr;
	void __iomem		*dbi_base;
	u64			cfg0_base;
	void __iomem		*va_cfg0_base;
	u32			cfg0_size;
	u64			cfg1_base;
	void __iomem		*va_cfg1_base;
	u32			cfg1_size;
	resource_size_t		io_base;
	phys_addr_t		io_bus_addr;
	u32			io_size;
	u64			mem_base;
	phys_addr_t		mem_bus_addr;
	u32			mem_size;
	int			cpu_addr_offset;
	struct resource		*cfg;
	struct resource		*io;
	struct resource		*mem;
	struct resource		*busn;
	int			irq;
	u32			lanes;
	u32			num_viewport;
	struct pcie_host_ops	*ops;
	int			msi_irq;
	struct irq_domain	*irq_domain;
	u64			msi_target;
	u8			iatu_unroll_enabled;
	unsigned int		msi_enable[MAX_MSI_CTRLS];
	DECLARE_BITMAP(msi_irq_in_use, MAX_MSI_IRQS);
};

2、controller驱动框架

NOTE: 下述代码凡是对返回值判断均用...代替；而......表示省略部分代码。

7）编写xxx_pcie_host_init函数

static int xxx_pcie_host_init(struct pcie_port *pp)
{
	struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
	struct xxx_pcie *xxx_pcie = to_xxx_pcie(pci);
	
	if (gpio_is_valid(xxx_pcie->dis_gpio))
		gpio_set_value_cansleep(xxx_pcie->dis_gpio, 1);
	
	xxx_pcie_assert_core_reset(xxx_pcie);		//在本文件中实现
	xxx_pcie_init_phy(xxx_pcie);				//phy的初始化
	xxx_pcie_deassert_core_reset(xxx_pcie);		//在本文件中实现
	xxx_setup_phy_mpll(xxx_pcie);				//设置phy的mpll
	
	if (!(IS_ENABLED(CONFIG_EP_MODE_IN_EP_RC_SYS)
		&& (xxx_pcie->hard_wired == 0))) {
		......
		......
	}
	
	return 0;
}

6）定义pcie_port的操作函数xxx_pcie_host_ops

static const struct dw_pcie_host_ops xxx_pcie_host_ops = {
	.host_init = xxx_pcie_host_init,
};

5）probe函数调用的主要函数

5_1）static int xxx_pcie_attach_pd(struct device *dev)
	{
		struct xxx_pcie *xxx_pcie = dev_get_drvdata(dev);
		struct device_link *link;
		
		xxx_pcie->pd_pcie = dev_pm_domain_attach_by_name(dev, "pcie");
		...
		link = device_link_add(dev, xxx_pcie->pd_pcie,
			DL_FLAG_STATELESS | DL_FLAG_PM_RUNTIME | DL_FLAG_RPM_ACTIVE);
		...
	
		xxx_pcie->pd_pcie_phy = dev_pm_domain_attach_by_name(dev, "pcie_phy");
		...
		link = device_link_add(dev, xxx_pcie->pd_pcie_phy,
			DL_FLAG_STATELESS | DL_FLAG_PM_RUNTIME | DL_FLAG_RPM_ACTIVE);
			
		return 0;	
	}

5_2）static int xxx_add_pcie_port(struct xxx_pcie *xxx_pcie, struct platform_device *pdev)
	{
		struct dw_pcie *pci = xxx_pcie->pci;
		struct pcie_port *pp = &pci->pp;
		int ret;
		
		/*5.2.1 获取msi中断号*/
		if (IS_ENABLED(CONFIG_PCI_MSI)) {
			pp->msi_irq = platform_get_irq_byname(pdev, "msi");
			...
		}
		
		/*5.2.2 指向pcie_port的操作函数*/
		pp->ops = &xxx_pcie_host_ops;
		
		ret = dw_pcie_host_init(pp);
		...
		
		return 0;
	}

5_3）static void pci_xxx_set_msi_en(struct pcie_port *pp)
	{
		struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
		u16 val;
		
		if (pci_msi_enabled()) {
			dw_pcie_dbi_ro_wr_en(pci);
			val = dw_pcie_readw_dbi(pci, PCIE_RC_xxx_MSI_CAP + PCI_MSI_FLAGS);
			val |= PCI_MSI_FLAGS_ENABLE;
			dw_pcie_writew_dbi(pci, PCIE_RC_xxx_MSI_CAP + PCI_MSI_FLAGS, val);
			dw_pcie_dbi_ro_wr_dis(pci);
		}
	}

4）编写xxx_pcie_probe和xxx_pcie_shutdown函数

4_1）xxx_pcie_probe函数；
static int xxx_pcie_probe(struct platform_device *pdev)
{
	struct xxx_pcie *xxx_pcie;
	struct dw_pcie *pci;
	struct device *dev = &pdev->dev;
	struct device_node *np;
	struct resource *dbi_base;
	struct device_node *node = dev->of_node;
	int ret;
	
	
	/*1、分配内存*/
	xxx_pcie = devm_kzalloc(dev, sizeof(*xxx_pcie), GFP_KERNEL);
	...
	pci = devm_kzalloc(dev, sizeof(*pci), GFP_KERNEL);
	...
	
	pci->dev = dev;
	pci->ops = &dw_pcie_ops;
	
	/*2、填充xxx_pcie*/
	xxx_pcie->pci = pci;
	xxx_pcie->drvdata = of_device_get_match_data(dev);
	
	/*2.1 获取平台pcie phy*/
	xxx_pcie->phy = devm_phy_get(dev, "pcie-phy");
	...
	
	/*2.2 如果有使用HSIO MIX，则获取其基址*/
	np = of_parse_phandle(node, "fsl,xxx8mp-hsio-mix", 0);
	if(np) {
		struct resource res;
		ret = of_address_to_resource(np, 0, &res);
		...
		xxx_pcie->hsmix_base = devm_ioremap_resource(dev, &res);
		...
	}
	
	/*2.3 获取dbi物理地址并ioremap*/
	dbi_base = platform_get_resource(pdev, IORESOURCE_MEM, 0);
	pci->dbi_base = devm_ioremap_resource(dev, dbi_base);
	...
	
	/*2.4 获取hsio-cfg、ext_osc、local-addr、hard-wired等信息。如果获取不到，就设置为0*/
	if (of_property_read_u32(node, "hsio-cfg", &xxx_pcie->hsio_cfg))
		xxx_pcie->hsio_cfg = 0;
	if (of_property_read_u32(node, "ext_osc", &xxx_pcie->ext_osc) < 0)
		xxx_pcie->ext_osc = 0;
	if (of_property_read_u32(node, "local-addr", &xxx_pcie->local_addr))
		xxx_pcie->local_addr = 0;
	if (of_property_read_u32(node, "hard-wired", &xxx_pcie->hard_wired))
		xxx_pcie->hard_wired = 0;
	
	/*2.5 获取GPIO相关信息*/
	xxx_pcie->clkreq_gpio = of_get_named_gpio(node, "clkreq-gpio", 0);
	...
	xxx_pcie->dis_gpio = of_get_named_gpio(node, "disable-gpio", 0);
	...
	xxx_pcie->reset_gpio = of_get_named_gpio(node, "reset-gpio", 0);
	...
	xxx_pcie->gpio_active_high = of_property_read_bool(node, "reset-gpio-active-high");
	...
	xxx_pcie->epdev_on = devm_regulator_get(&pdev->dev,"epdev_on");
	...
	
	/*2.6 获取clock相关信息*/
	xxx_pcie->pcie_phy = devm_clk_get(dev, "pcie_phy");
	...
	xxx_pcie->pcie_bus = devm_clk_get(dev, "pcie_bus");
	...
	xxx_pcie->pcie = devm_clk_get(dev, "pcie");
	...
	xxx_pcie->pciephy_perst = devm_reset_control_get_exclusive(dev, "pciephy_perst");
	...
	xxx_pcie->turnoff_reset = devm_reset_control_get_optional_exclusive(dev, "turnoff");
	...
	xxx_pcie->clkreq_reset = devm_reset_control_get_optional_exclusive(dev, "clkreq");
	...
	
	/*2.7 获取GPR配置寄存器range*/
	if (xxx_pcie->iomuxc_gpr == NULL) {
		xxx_pcie->iomuxc_gpr = syscon_regmap_lookup_by_compatible("fsl,xxxq-iomuxc-gpr");
		...
	}
	
	/*2.8 关于PCIe PHY Tx的设置*/
	if (of_property_read_u32(node, "fsl,tx-deemph-gen1", &xxx_pcie->tx_deemph_gen1))
		xxx_pcie->tx_deemph_gen1 = 0;
	if (of_property_read_u32(node, "fsl,tx-deemph-gen2-3p5db", &xxx_pcie->tx_deemph_gen2_3p5db))
		xxx_pcie->tx_deemph_gen2_3p5db = 0;
	if (of_property_read_u32(node, "fsl,tx-deemph-gen2-6db", &xxx_pcie->tx_deemph_gen2_6db))
		xxx_pcie->tx_deemph_gen2_6db = 20;
	if (of_property_read_u32(node, "fsl,tx-swing-full", &xxx_pcie->tx_swing_full))
		xxx_pcie->tx_swing_full = 127;
	if (of_property_read_u32(node, "fsl,tx-swing-low", &xxx_pcie->tx_swing_low))
		xxx_pcie->tx_swing_low = 127;
	
	/*2.9 获取max link speed。若获取不到，设置为Gen1*/
	ret = of_property_read_u32(node, "fsl,max-link-speed", &xxx_pcie->link_gen);
	if (ret)
		xxx_pcie->link_gen = 1;
	
	/*3、设置驱动data到平台设备*/
	platform_set_drvdata(pdev, xxx_pcie);
	
	/*4、获取power domain*/
	ret = xxx_pcie_attach_pd(dev);					
	...
	
	/*5、使能regulator输出*/
	ret = regulator_enable(xxx_pcie->epdev_on);	
	...
	
	/*6、pcie port初始化、使能msi*/
	if (IS_ENABLED(CONFIG_EP_MODE_IN_EP_RC_SYS) 
			&& (xxx_pcie->hard_wired == 0)) {
				......
				......
	}else {
		ret = xxx_add_pcie_port(xxx_pcie, pdev);				//初始化pcie port
		if (ret < 0) {
			if (IS_ENABLED(CONFIG_PCI_xxx_COMPLIANCE_TEST)) {
				......
			}
		}
		pci_xxx_set_msi_en(&xxx_pcie->pci->pp);				//使能msi
		
		if (IS_ENABLED(CONFIG_RC_MODE_IN_EP_RC_SYS)
				&& (xxx_pcie->hard_wired == 0))
			......
			
		ret = xxx_pcie->drvdata->flags & xxx_PCIE_FLAG_SUPPORTS_L1SS;		//L1SS相关部分
		if (IS_ENABLED(CONFIG_PCIEASPM_POWER_SUPERSAVE) && (ret > 0)) {
			......
			......
		}
	}
	
	return 0;
}

4_2）xxx_pcie_shutdown函数；
static void xxx_pcie_shutdown(struct platform_device *pdev)
{
	struct xxx_pcie *xxx_pcie = platform_get_drvdata(pdev);
	
	xxx_pcie_assert_core_reset(xxx_pcie);
}

3）定义.driver.of_match_table

static const struct xxx_pcie_drvdata drvdata[] = {
	......
	......
	[xxx8MP] = {
		.variant = xxx8MP,
		.flags = xxx_PCIE_FLAG_SUPPORTS_SUSPEND,
	},
};
static const struct of_device_id xxx_pcie_of_match[] = {
	{ .compatible = "fsl,xxx8mq-pcie", .data = &drvdata[xxx8MQ], },
	{ .compatible = "fsl,xxx8mm-pcie", .data = &drvdata[xxx8MM], },
	{ .compatible = "fsl,xxx8qm-pcie", .data = &drvdata[xxx8QM], },
	{ .compatible = "fsl,xxx8qxp-pcie", .data = &drvdata[xxx8QXP], },
	{ .compatible = "fsl,xxx8mp-pcie", .data = &drvdata[xxx8MP], },
	{},
};

2）定义一个platform driver

static struct platform_driver xxx_pcie_driver = {
	.driver = {
		.name	= "xxx-pcie",
		.of_match_table = xxx_pcie_of_match,
		.suppress_bind_attrs = true,
		.pm = &xxx_pcie_pm_ops,
		.probe_type = PROBE_PREFER_ASYNCHRONOUS,
	},
	.probe    = xxx_pcie_probe,
	.shutdown = xxx_pcie_shutdown,
};

1）入口函数

static int __init xxx_pcie_init(void)
{
	#ifdef CONFIG_ARM
		hook_fault_code(8, xxx_pcie_abort_handler, SIGBUS, 0,
				"external abort on non-linefetch");
	#endif

	return platform_driver_register(&xxx_pcie_driver);
}
device_initcall(xxx_pcie_init);							//#define device_initcall(fn) module_init(fn)

3、phy驱动框架

某平台pcie设备的(host)controller驱动框架及其phy驱动框架（二)

xdtp
关注
  • 2
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
DWC_pcie_ctl.rar
03-20
压缩包中有四个PCIE的databook，因为有四种模式DWC_pcie_Endpoint, DWC_pcie_Dual_Mode,DWC_pcie_Switch,DWC_pcie_Root_Port;大家如果有需要可以下来看看
1.3 PCIe——硬件实现架构
知识，既贵，又便宜。
01-18 6565
PCIe的设计可以分为controller和PHY，整体设计较为复杂，一般可向IP厂商定制设计，controller和PHY模块的接口是PIPE接口
DW PCIE LINUX的初始化分析
qq_42254853的博客
05-06 836
DW PCIE 初始化分析
PCIe-AXI-Controller
weixin_42144870的博客
09-17 1239
PCIe-AXI-Controller PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及Transaction Layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AX...
PCIe Controller(x16)-1901驱动异常导致无法检索到独显的问题
qq_27853219的博客
07-14 9031
PCIe Controller(x16)-1901驱动异常导致无法检索到独显【尚未解决，持续更新中】 问题背景 在更新到windows1909版本之后，出现的cpu占满问题，英伟达的更新程序也无法运行，显示找不到相应的图形硬件。一开始以为是网上大家所说的垃圾1909（笑），经过查验之后发现电脑无法检测到独显的存在，一直使用核显，导致在运行需要加载大量3D动画的软件的时候程序暴死。 英伟达驱动显示： 此nvidia驱动程序与windows版本不兼容。 此图形驱动程序无法找到兼容的图形硬件。 显示配适器无法找到
2 --＞ PCIE 协议栈的框架详解
weixin_38387929的博客
03-25 2792
(1). PCIe 协议栈总览 上图是整个 PCIe 的软件框架、PIPE-CompliantPHY 部分的 SERDES 模块、DWC PCIe Core 包含 Physical Layer (MAC)、 DATA Link Layer、 Transaction Layer 和 Application Dependent part of the Transaction Layer，此部分为 PCIe Core 内容。用户驱动部分内容是 Application Logic、Application Reg
《PCIe_5_PHY_Test_Spec_Ver1.0》文档学习心得
liuhuanyu3的博客
01-06 1000
针对Gen4，测试项1. 4 . 5 . 6 . 8是必测的，测试结果必须通过sigtest组织规范的要求值，Transmitter Link Equalization Test 发送链路均衡测试 Gen3 4 5。Transmitter Initial TX EQ Test 发送初始化均衡测试 Gen3 4 5。如使用keysight的示波器测试，对Gen1/2/3可采用autotest，自动导出规范报告；记录针对Gen 1 2 3 4不同码型不同测试项，记录测试步骤，当然也可直接参考文档。
USB Host 驱动CDC类设备 FT232
08-11
使用CH32V307开发板 USB host 驱动CDC设备(usb 转串口) 芯片为FT232, CP210 和CH340原理相同不在赘述。 使用MounRiver 打开。相比STM32,CH32更具有优势，价格便宜，内置高速PHY，非常适合做USB开发。完全裸机不调用...
phy.rar_PHY_PHY芯片驱动_单片机模拟phy
09-23
"PHY.rar_PHY_PHY芯片驱动_单片机模拟PHY"这个压缩包文件可能包含了关于如何在单片机上实现PHY芯片驱动程序的相关资源，以及可能的模拟PHY技术的说明。 首先，我们需要理解PHY芯片的作用。PHY芯片是网络设备中用于...
xilinx pcie驱动
最新发布
05-24
在Linux中，这可能涉及到字符设备驱动、块设备驱动或者网络设备驱动的开发。 5. **配置空间访问**：PCIe设备的配置空间包含了设备的ID、状态、控制信息等，驱动需要通过读写配置空间来识别和控制设备。 6. **DMA...
PCIE驱动源代码
04-30
对于初学者或者对PCIE驱动有兴趣的开发者来说，这是一个很好的学习起点，他们可以通过阅读和理解这个框架来了解如何编写PCIE驱动。 文件名 "PCI.PCI-E.sys" 暗示这可能是驱动的主要系统文件，按照Windows驱动的命名...
Linux与FPGA PCIE通信的设备驱动，带DMA
04-02
在Linux环境下，PCIe设备驱动通常遵循内核的PCI子系统框架。开发流程包括： 1. **设备初始化**：识别和配置PCI设备，包括分配资源，如I/O地址和内存映射区。 2. **中断处理**：设置中断处理函数，用于响应设备的事件...
PCIE DWC - 3 - PCI-PM Software Compatible Mechanisms
qingfengjuechen的专栏
07-27 330
XX
PCIe学习笔记之pcie初始化枚举和资源分配流程代码分析
Hober
08-24 7195
pcie初始化流程
usb PHY linux驱动
ARM-Linux
07-05 2989
本文以imx6ulSoC为例。 涉及目录及文件： dts: linux-4.14.141\arch\arm\boot\dts\imx6ul.dtsi controller: drivers\usb\chipidea phy: drivers\usb\phy 几点说明： 1）4.13kernel 2）4.13内核中全部是usb2.0的PHY驱动，没有usb3.0的驱动。也许usb3.0的PHY都不需要初始化，直接就可以使用，如femtoPHY。 3）......
国内能自研成功PCIE controller吗？
phmatthaus的专栏
01-25 145
本文是针对于问题：国内能自研成功PCIE controller吗？ 的几个回答。在其中包含了许多PCIe的底层知识。
PCIE phy和控制器
weixin_30251829的博客
06-27 3525
转：https://wenku.baidu.com/view/a13bc1c20722192e4436f617.html 文章中的第11页开始有划分phy和控制器部分。。。。 转载于:https://www.cnblogs.com/newjiang/p/9236178.html
PCIe链路训练link training--举例波形分析
热门推荐
Lucky
03-30 1万+
1. 时钟与接口速率关系 DUT采用synopsys PCIe Controller IP 作为End Port。DUT一共有4条Lane, Pipe Width 为32bit, PCIe最大速率为Gen4.0。 其中波形中以rc_xx为标志的信号均为rc侧pipe interface, 比如rc_rate表示当前接口速率： 3‘b000 : 表示为PCIe Gen1 3’b001 : 表示为PCIe Gen2 3’b010 : 表示为PCIe Gen3 3’b011 : 表示为PCIe Gen4 P
PCIe实践之路：Linux RC驱动
kunkliu的博客
11-05 2659
最新的4.12内核中对pci host driver进行一些划分，把基于designware IP的主控驱动放到drivers/pci/dwc目录下去了。如果是基于老的kernel开发，想要移植新版的内核的话，要注意，同时多了designware ep驱动框架。 非designware的主控驱动还是位于host目录下，譬如pcie-xilinx.c。 下面就以xilinx pcie主控驱动为例来介绍如何添加自己的host driver。 一、probe和设备树 现在的设备驱动大部分都是通过devic

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值