数字IC
tristan_tian
这个作者很懒,什么都没留下…
展开
-
Verilog奇数分频(50%占空比)的三种方式 与 或 异或
为了找工作,整理一下。时间是6.8号16:43verilog奇数分频50%占空比是经常要考的。偶数分频通过计数器,奇数分频,特别是50%的占空比需要两个信号进行组合逻辑。因为要说三种方式,所以规定一下,输入是clk,rst,输出是out。方法一:两个counter,两个信号或运算大概就是第一个信号采样上升沿,第二个信号采样下降沿。都在等于n-1和(n-1)/2时翻转,这时候是得到的是占空比1/3的两个信号。将两个信号或得到最后时钟module fenp(clk,rst,out);paramet原创 2020-06-08 16:43:45 · 5797 阅读 · 2 评论 -
verilog 1bit跨时钟同步器
快时钟到慢时钟有周期要求,不能太密集//Synchronousmodule Sync_Pulse( input clka, input clkb, input rst_n, input pulse_ina, output pulse_outb, output signal_outb);//----------------------原创 2020-05-15 16:36:19 · 1211 阅读 · 2 评论 -
计算机体系结构量化研究方法学习(二)
计算机体系结构量化研究方法学习(二)存储器层次结构设计基础知识缓存性能的10种高级优化方法小而简单的第一级缓存路预测缓存访问流水化无阻塞缓存多种缓存关键字有限和提前重启动关键字优先提前重启动合并写缓冲区编译器优化循环交换分块硬件预取编译器控制预取小结存储器技术与优化SRAM技术DRAM技术提高DRAN芯片内部的存储器性能降低SDRAM中的功耗闪存虚拟存储器和虚拟机虚拟存储器提供保护程序员希望拥有无限数量的快速存储器,为了满足这一愿望,一种经济型解决方案是存储器层次结构,这种凡是利用了局域性原理。由于快速原创 2020-05-12 19:37:12 · 2457 阅读 · 1 评论 -
计算机体系结构量化研究方法——学习(一)
计算机体系结构量化研究方法学习量化设计与分析基础计算机的分类个人移动设备(PMD)桌面计算服务器集群/仓库级计算机嵌入式计算机并行度与并行体系结构的分类计算机体系结构定义指令集体系结构(ISA)ISA分类寄存器寻址寻址模式操作数的类型和大小操作指令控制流指令量化设计与分析基础20世纪80年代成功地开发了新的体系结构RISC体系结构。计算机的分类个人移动设备(PMD)带有多媒体用户界面的无线设备,比如手机、平板电脑等。成本主要因素是功耗和电池。多媒体应用程序的关键特性是响应性能和可预测性能。桌面原创 2020-05-09 19:07:13 · 4268 阅读 · 4 评论 -
System Verilog我的学习之路(一)
System Verilog学习Data types常量整型常量实型常量字符串常量数组常量结构体常量时间文本值整型logic类型实数字符串空类型动态数组队列联合数组数组的操作语法procedural statement新操作符强制转换Data typesSystem Verilog引进了几种新的数据类型。C语言程序员会熟悉其中的大多数。引进新的数据类型构思是这样的,如果C语言和System V...原创 2020-05-08 16:47:34 · 7740 阅读 · 0 评论 -
硬件架构的艺术(四)
硬件架构的艺术 第七八九章处理字节顺序大端小端的特点处理字节顺序不匹配问题消抖技术抖动开关行为开关种类消抖技术RC消抖硬件消抖电路软件消抖电路在足以让抖动停止后的时间读出开关开关启动时中断CPU并在中断服务程序(ISR)中消抖使用计数器消除噪声并验证开关状态电磁兼容性能设计指南处理字节顺序字节顺序定义数据在计算机系统中的存储格式。它描述存储器中地址的最高有效位MSB和最低有效位LSB的位置。...原创 2020-04-05 14:55:42 · 535 阅读 · 0 评论 -
硬件架构的艺术(三)
硬件架构的艺术第五、六章低功耗设计功耗源在各设计抽象层次降低功耗系统级低功耗技术片上系统硬件/软件划分低功耗软件选择处理器体系结构级降低功耗高级门控时钟DVFS基于缓存的系统体系结构对数FFT体系结构异步(无时钟)设计电源门控多阈值电压多电压供电存储器电源门控在寄存器级传输降低功耗状态机编码和解码二进制数表示法门控时钟基础独热码多路器除去多余的转换资源共享使用行波计数器来降低功耗总线翻转高度活跃网...原创 2020-04-05 13:51:48 · 1146 阅读 · 0 评论 -
硬件架构的艺术(二)
硬件架构的艺术第三、四章处理多个时钟单时钟域多时钟域多时钟设计的处理技术时钟命名法分模块设计跨时钟域跨同步时钟域问题同频零相位差时钟同频恒定相位差时钟非同频、可变相位差时钟整数倍频率时钟处理多个时钟单时钟域易于实现,并且更少产生于亚稳态、建立与保持时间违背方面的问题。多时钟域多时钟设计具有问题:建立时间和保持时间的违背亚稳态多时钟设计的处理技术通用的准则有时钟命名法和分模...原创 2020-04-04 23:37:18 · 635 阅读 · 0 评论 -
硬件架构的艺术(一)
学习《硬件架构的艺术》,做一下笔记原创 2020-04-03 22:11:58 · 3998 阅读 · 1 评论