STA之关于静态时序分析STA的切入点及方法(上)

最新推荐文章于 2024-08-02 10:02:30 发布
最新推荐文章于 2024-08-02 10:02:30 发布
阅读量914 收藏 6
点赞数 1
文章标签： 经验分享 后端
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tuziIC/article/details/122889505
版权
本文介绍了在数字后端设计中，如何通过静态时序分析（STA）解决高扇出、长连线、低强度单元以及多周期路径等问题，强调了STA违例的检查和优化方法，包括检查数据路径、确认多周期路径设定以及优化未处理的路径。同时提醒在实际工作中，对SDC的审查和手动调整的重要性。
摘要由CSDN通过智能技术生成

 

今天突然又看到以下内容，经典的东西，确实会帮助很多人，share下，为了更清晰，方便理解，我加了注解在每行的括号中，如果我说的你都能理解，我想你应该已经是一个senior以上的数字后端designer了

1.大的延迟和大的转换时间(High fanout & Large transition)

当发现slack为负时，要检查线网上有没有很大的延迟和很大转换时间，如果有那么可能是以下原因引起的：

最低0.47元/天 解锁文章
tuziIC
关注
  • 1
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
icc2由place结果反推floorplan 2
weixin_44675561的博客
05-11 419
in2 reg , reg2icg ,reg2reg, reg2out ,如下图所示：clock信号从port进入到block里，之后从input port到cell，即（in2reg），内部又会有从reg到reg的（reg2reg）以及从reg到memory的，最后再从reg到output port的,(reg2out) ,但是不难看出，我们发现我们并没有reg2mem的path，这是为什么呢？如果必须优化指向某个端点的多条关键路径，请对指向该端点的每个不同关键路径使用单独的path group命令。
静态时序分析_fpga_静态时序分析_
09-29
fpga 静态时序分析 是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。
数字电路时序分析，STA原理
09-15
详细分析了时序电路中time path的选取，分析，以及setup time,hold time的裕量分析，是非常好的STA理论知识总结。 同时还有对园同步时钟实现方案的介绍和分析。
时序违例的解决思路
cigarliang1的博客
08-12 4110
参考UG906. • 逻辑延迟百分比过高（逻辑延迟 (Logic Delay)） ○ 逻辑层次是否过多？ （逻辑级数 (Logic Levels)） ○ 是否存在阻碍逻辑最优化的任何约束或属性？ （Don't Touch 或 Mark Debug） ○ 路径是否包含具有高逻辑延迟的单元， 例如 RAMB 或 DSP 等？ ○ 当前路径拓扑结构的路径要求是否过于苛刻？ （要求 (Requirement)） • 高信号线延迟百分比（信号线延迟 (Net Delay)） ○ 在路径中是否有任何高扇出信号线？ （
静态时序分析STA公式推导以及本质分析（基础概念、多角度公式推导、本质分析）
CLL_caicai的博客
02-29 5151
静态时序分析STA对于同步时序电路必不可少，相关的文章不少但相互之间很多不太统一；本文参考众多分析，记录了一个最“全”的统一版本；介绍了一些基础概念以及STA公式，并多角度进行了公式推导与本质分析
28 STA时序分析 下
qq_40677883的博客
02-27 1143
28 STA时序分析 下
静态时序分析（STA）附秋招面试提问
qq_57502075的博客
10-27 3577
各种工艺的library至少会提供三种library，slow/typical/fast三种，在slow工艺下主要关注setup分析，因为信号比较慢，容易setup violation，而在fast的时候主要关注hold的violation。在每个VT下也至少会给出三种opration conor。不同的VT工艺下器件的delay是不同的LVT的器件delay是很小的，阈值电压越低，因为饱和电流变小，所以速度性能越高；但是因为漏电流会变大，因此功耗会越大。
dc综合与pt静态时序分析(中文)_DC综合流程
weixin_39623350的博客
11-21 1353
1、基本流程概述首先给三个图，一个图是高层次设计的流程图：下面是我对这张图的理解：　　① 设计之前，准备好库、HDL代码的思想、约束生成；然后根据设计思想用 RTL 源码详细地、完整地为设计建立模型、定义设计中寄存器结构和数目、定义设计中的组合电路功能、定义设计中寄存器时钟等等的设计规格和实现。　　② 完成 RTL 源码设计之后,应让设计开发与功能仿真并行进行:　　　　 ·在设计开发阶段,我们使用...
静态时序分析STA学习资料.rar
04-21
《静态时序分析STA学习资料》是一份涵盖了数字集成电路设计中的关键知识点——静态时序分析（Static Timing Analysis，简称STA）的综合学习资源。该压缩包包含三份重要的PDF文档，分别是“静态时序分析（Static_...
ASIC芯片设计静态时序分析（STA）验证综合编程规范IC设计与方法等文档资料.rar
12-29
ASIC芯片设计静态时序分析（STA）验证综合编程规范IC设计与方法等文档资料： ASIC Guide from Atmel.pdf asic_design_guide.pdf ASIC中的异步时序设计.doc ASIC设计教程.pdf asynchronous signals in a synchronous ...
如何解决FPGA 高扇出（ high fanout）问题_fpga扇出过大-CSDN博客.mhtml
01-11
如何解决FPGA 高扇出（ high fanout）问题_fpga扇出过大-CSDN博客.mhtml
FPGA静态时序分析简单解读
08-04
静态时序分析（Static Timing Analysis, STA）是FPGA设计中的关键步骤，它用于确保电路在给定的时钟速度下正确无误地工作。在本文中，我们将深入理解静态时序分析的基本概念，以及如何简化其公式以揭示其本质。 ...
B站邸老师静态时序分析整理
06-15
这段时间学习IC设计，学到了STA静态时序分析，观看了邸老师的STA课程，感觉讲的很不错，顺便记了笔记，分享出来供大家交流学习。 课程中有关TCL的笔记我没写，主要是前段时间写了两篇详细介绍TCL语言的文章，所以只...
源码解读---mem2reg源码（2）
木子李的博客
08-03 873
本节内容接上。。源码解读—mem2reg源码（1） 上文说到，我们已经计算出了每个alloca变量（这里指的是，LLVM给每个函数中的局部变量创建了 一个alloca指令，模拟其分配在栈上的行为。），接下来我们就要计算我们的PHI节点在哪插入的问题了。 在回答这个问题之前，首先推荐大家去看下 《Engineering a Compiler》对应的章节。其实，我们可以发现，PHI节点的插入不是随意的，随意的插入可能会导致程序语义的错误以及冗余的PHI节点带来的是指令冗余开销。所以，正确的插入方式是插入到某些B
28 静态时序分析（STA）基础——上
qq_40677883的博客
02-27 1154
28 静态时序分析（STA）基础——上
静态时序分析STA
weixin_51244896的博客
08-10 2113
逻辑复制另一种方法，是在 DC 软件的约束文件中，设置 max_fanout 属性，一般将max_fanout设置为 3，当实际设计中该信号的 fanout 超过了3，综合器会自动优化。建立 保持时间与组合逻辑延迟有关,对于组合逻辑的延迟，也即触发器之间的门延迟，不能太大，也不能太小，太大会导致（关键路径）建立时间不满足，太小会导致（关键路径）保持时间不满足。2、用寄存器对模块的输入与输出进行缓存。正时钟偏斜 skew 对于建立时间 Tsetup 的满足是有益的，而对保持时间 Thold 的满足是有害的。.
LLVM学习之基础编程+过程间分析
热门推荐
panhewu9919的博客
06-16 1万+
1.简介 官网：http://llvm.org/ LLVM有很多自带工具：$> cd llvm/Debug+Asserts/bin 编译成bc文件：$> clang -c -emit-llvm identity.c -o identity.bc opt优化工具：$> opt --help! 优化bc中间代码，如-die死代码消除；-reg2mem将值存在栈上。$> opt -mem2reg identity.bc -o identity.opt.bc lli直接执行bc
时序设计基本概念介绍<fanout>
Tao_ZT的博客
08-03 7420
今天要介绍的时序分析概念是fanout。中文名是扇出。指的是指定pin或者port的输出端口数。如下图所示：合理的选择fanout的数目对设计来说是非常重要的，fanout过大与过小都会...
2023-2024年 Java开发岗面试题经验分享
最新发布
A_aspectJ的博客
08-02 426
在各行各业中，面试前我们总会思索一个问题：究竟什么样的求职者能获得面试官的青睐？作为求职者，我们又该如何准备，以应对各种面试官的挑战？在这激烈的竞争里，如何才能让自己从众多应聘者中脱颖而出？本文就自己的面试和大家一块交流分享。
静态时序分析（STA）深入教程
在集成电路设计领域，STA（Static Timing Analysis）是至关重要的一个环节，它是一种用于验证数字电路设计时序性能的静态分析方法。 Gil Rahav 在EEDept.BGU的Semester B'中作为讲师教授这门课程，同时与Freescale ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值