- 博客(16)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 信号发生器
请编写一个信号发生器模块，根据波形选择信号wave_choise发出相应的波形：wave_choice=0时，发出方波信号；wave_choice=1时，发出锯齿波信号；wave_choice=2时，发出三角波信号。wave_choise：2比特位宽的信号，根据该信号的取值不同，输出不同的波形信号。wave：5比特位宽的信号，根据wave_choise的值，输出不同波形的信号。产生锯齿波时，需要从0增加到20，所以周期是21。由波形图得知，刚进入三角波模式时，在最小值0和最大值20时，增加到20时，清零。.
2022-08-14 16:51:36
780
原创 刚才对着电脑发呆了很久，天马行空想起在B站看到的两句话，感悟颇多，活出一个真正有灵魂的人吧。分享给大家。
刚才对着电脑发呆了很久，天马行空想起在B站看到的两句话，
2022-08-10 23:12:12
194
原创 静态时序分析STA
逻辑复制另一种方法，是在 DC 软件的约束文件中，设置 max_fanout 属性，一般将max_fanout设置为 3，当实际设计中该信号的 fanout 超过了3，综合器会自动优化。建立 保持时间与组合逻辑延迟有关,对于组合逻辑的延迟，也即触发器之间的门延迟，不能太大，也不能太小，太大会导致（关键路径）建立时间不满足，太小会导致（关键路径）保持时间不满足。2、用寄存器对模块的输入与输出进行缓存。正时钟偏斜 skew 对于建立时间 Tsetup 的满足是有益的，而对保持时间 Thold 的满足是有害的。.
2022-08-10 17:58:30
2153
原创 数字电路笔记
前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声 幅度 VIH：输入电压由高到低变化时，输出电压开始上升且传输特性曲线斜率为-1 的点。Transition Time（转换时间/过渡时间）： 上升时间 tr：从 10%Vdd 上升到 90%Vdd 的时间， 下降时间 tf：从 90%Vdd 下降到 10%Vdd 的时间。同步电路和异步电路的区别在于电路触发是否与驱动时钟同步，从行为上讲，就是所有电路是否在同一时钟沿下同步地处理数据。➢ 锁存器对电平信号敏感，在输入脉冲的电平作用下改变状态。.
2022-08-06 18:53:21
1396
原创 数字芯片流程
逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时许参数是不一样的。架构师将系统功能进行分解和细化，形成spec规范（spec文件是配置规范文件，是RPM软件包编译过程的核心，它说明了软件包如何被配置、打那些补丁、安装哪些文件、安装到哪里、安装过程需要哪些系统级别活动），将设计参数化、具体化。从功能上对综合后的网表进行验证，将综合后的网表与验证后的HDL设计对比，看他们是否在功能上存在等价性，保证逻辑综合过程中没有改变HDL描述的电路功能。...
2022-08-06 18:11:19
554
原创 状态机-非重叠的序列检测
状态机-非重叠的序列检测，设计一个状态机，用来检测序列 10111，要求：1、进行非重叠检测即101110111只会被检测通过一次2、寄存器输出且同步输出结果
2022-08-03 16:39:25
515
原创 状态机-重叠序列检测
状态机-重叠序列检测，设计一个状态机，用来检测序列1011，要求：1、进行重叠检测即10110111会被检测通过2次2、寄存器输出，在序列检测完成下一拍输出检测有效
2022-08-03 16:35:14
716
原创 输入序列不连续的序列检测
输入序列不连续的序列检测。请编写一个序列检测模块，输入信号端口为data，表示数据有效的指示信号端口为data_valid。当data_valid信号为高时，表示此刻的输入信号data有效，参与序列检测；当data_valid为低时，data无效，抛弃该时刻的输入。当输入序列的有效信号满足0110时，拉高序列匹配信号match。...
2022-08-03 12:01:29
296
原创 不重叠序列检测
不重叠序列检测器。请编写一个序列检测模块，检测输入信号（a）是否满足011100序列， 要求以每六个输入为一组，不检测重复序列，例如第一位数据不符合，则不考虑后五位。一直到第七位数据即下一组信号的第一位开始检测。当信号满足该序列，给出指示信号match。当不满足时给出指示信号not_match。...
2022-08-03 11:55:48
542
原创 含有无关项的序列检测
含有无关项的序列检测，请编写一个序列检测模块，检测输入信号a是否满足011XXX110序列（长度为9位数据，前三位是011，后三位是110，中间三位不做要求），当信号满足该序列，给出指示信号match。...
2022-08-03 11:49:14
231
原创 输入序列连续的序列检测
输入序列连续的序列检测，序列检测问题可以用移位寄存器，也可以使用状态机。移位寄存器方法比较简单。设置一个和序列等长的寄存器，每个时钟都将输入移入寄存器的最低位，并判断寄存器中的值是否与序列相同。状态机方法较为麻烦些。设置若干个状态（一般是序列长度+1个状态），然后每个时钟根据新的输入以及当前状态判断下一状态。...
2022-08-03 11:45:23
232
原创 自动售卖机
请设计状态机电路，实现自动售卖机功能，A饮料5元钱，B饮料10元钱，售卖机可接收投币5元钱和10元钱，每次投币只可买一种饮料，考虑找零的情况。
2022-08-03 10:58:43
1054
Cadence使用教程，小白版。
2022-08-04
Cadence使用教程
2022-08-04
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人