嵌入式系统设计的挑战?一个新的整合，在MCUs，你的救援!---凯利讯半导体

　　嵌入式系统已经成为生活中不可缺少的一部分。嵌入式系统的各种创新已经打开了几个新的商机，吸引了行业巨头和初创公司的注意。不断增长的商业潜力促使公司投资于未来的产品创新。为了满足这些市场需求，嵌入式设计人员正面临不断创新的压力。

　　随着商业潜力的增加，许多公司进入这一领域，创造了激烈的竞争。为了区分，公司专注于增强产品供应和优化成本竞争力。

　　微控制器是嵌入式系统的关键组成部分，它必须跟上不断变化的系统需求的挑战。这导致了引入图片®微控制器与集成芯片技术的新水平。

　　具有核心独立外围设备的PIC单片机

　　这些新的PIC单片机，随着芯片核心独立外设(CIPs)的引入，提供了灵活性、可扩展性和增强性能，以满足不断变化的创新需求，同时仍然保持了低功耗和成本竞争力。

　　CIPs提供了增强的性能、灵活性和可伸缩性，具有以下特点:

　　独立模块，无需对中央处理器(CPU)进行持续监控

　　用于高吞吐量和接近零延迟的专用硬件。

　　与其他芯片外围设备直接交互，实现自维持的闭环系统，提供更高的集成。

　　智能模块几乎不需要处理器资源来运行。

　　低功耗，具有操作节电模式的能力，是低功耗设计的理想选择。

　　微晶片的PIC单片机与CIPs的图像。

　　图1:Microchip的PIC微控制器与CIPs提供了几个好处（图片来源：凯利讯半导体）。

　　CIPs是在硬件中设计的，以符合成本效益的方式实现目标功能。使用CIPs设计系统函数的增量成本要比类似于要求Flash、RAM、必要的处理器带宽和外部组件的用户固件的实现要低得多。CIPs允许PIC MCUs执行极其复杂和专用的任务，很少与CPU交互。这降低了整体的功耗，同时也释放了CPU来执行其他任务。此外，CIPs通过将芯片外分立元件替换成集成的外围设备，从而大大节省了BOM的成本。同时，CIPs使并行进程可以与CPU一起实现，从而实现复杂的功能，而不需要具有更高处理能力的成本更高的MCU。

　　PIC单片机的外围集成

　　CIPs是在许多PIC MCUs上发现的，包括PIC16, PIC18, PIC24, dsPIC33和PIC32MM的家庭。一些CIPs包括16位PIC24和dsPIC33设备，包括外围触发发生器(PTG)、可配置逻辑单元(CLC)、带有随机数发生器(RNG)的crypto引擎、带有消隐和数字滤波功能的高速比较器，以及多个捕获/比较/PWM (MCCP)。

　　新PIC MCUs的边缘集成图像。

　　图2:新PIC MCUs的外围集成。

　　使用CIPs增强性能

　　核心独立外围设备减少了处理器资源需求，并允许实现并行进程，从而提高了性能。例如，crypto引擎能够支持AES、DES和3DES对称加密和解密。为了在软件中实现这些例程，需要大约1- 6kb的Flash和100-400字节的RAM。通过使用crypto引擎CIP，几乎没有闪存或RAM需求，这些资源可以用来执行最终应用程序的其他功能。

　　用于加密/解密的Flash和RAM的条形图

　　图3:加密/解密的Flash和RAM需求。

　　与软件中类似的实现相比，crypto引擎作为一个硬件模块具有很高的吞吐量。crypto引擎CIP执行加密和解密的速度大约是软件加密实现的10倍，同时消耗的电量几乎相同。这些是需要高度安全的数据吞吐量的power敏感应用程序的重要因素。几乎相同功耗的高吞吐量提高了应用程序的整体能源效率大约10倍。由于该CIP还可以在CPU处于待机状态时使用低功耗模式，因此可以实现在需要安全的电池供电的应用程序中实现整体较低的系统功率，如物联网(物联网)应用程序。

　　用于系统能力扩展和成本节约的CIPs

　　CIPs帮助扩展系统功能，因为需求的发展和促进创新。外围触发发生器(PTG)是一种用户可编程的音序器，它可以生成带有复杂输入的触发器来协调其他外围设备的操作。作为“核心独立”，PTG解决了一个外围设备的多个系统需求。PTG减少了对CPU干预的需求，并带来了灵活性和可伸缩性，将多个外围设备连接到一个闭环系统中，从而扩展了整个系统的功能。

　　PTG可以有效地应用于电机控制中的综合功率因数校正等应用。该应用程序需要三个PWM通道来控制电机运行和一个额外的PWM来控制功率因数校正(PFC)操作。一个简单的输出比较(OC)外围设备可以用来增加在高速PWM通道之外的设备上的PWM通道的数量。然而，在PFC这样的应用程序中，最优执行时间对于在给定时间内完成以下任务非常重要:

　　同步电动机控制PWM和PFC PWM

　　触发模拟数字转换器(ADC)动作，并切换用于电机控制和PFC信号的ADC通道。

　　这两个需求，同步和ADC触发器生成，都是由一个PTG模块有效地解决的。通过PTG使PFC与电机控制相结合，也消除了双芯片设计的需要，大大降低了系统的成本。

　　能源效率

　　便携式设备、手持设备、可穿戴设备和家庭安全是最受欢迎的物联网应用程序。这些应用是电池供电的，必须在充电或更换之间提供延长寿命。在这些应用程序中使用的微控制器必须是电源优化和灵活的，以实现节能设计。新一代的极低功率(XLP) PIC MCUs与CIPs提供了业界最好的低功率规格，以解决低功率的设计要求。

　　图像的XLP PIC MCUs电源规格。

　　图4:XLP PIC MCUs提供了最佳的类功率规格。

　　XLP MCUs提供一系列低功率模式，以满足不同的设计要求。XLP模式根据用户配置保留了MCU的不同资源，而剩下的模块则被关闭。

　　XLP PIC MCUs省电模式的图像。

　　图5:XLP PIC MCUs的节能模式（图片来源:凯利讯半导体）。

　　为了增强电力保护，XLP PIC MCUs的CIPs也消耗最小的电力来帮助实现低功率的实现。

　　产品提供使用CIPs的增强

　　由于激烈的竞争，许多嵌入式公司都在追求产品的差异化和产品的提升，同时最小化成本。万能的CIPs支持产品的增强而无需额外的开销。例如，在提高无人机承载能力的情况下，需要更高的每分钟转速(RPM)马达。转速较高的电机控制通常要求具有较高处理功率的单片机和高采样率和多通道ADC等先进的模拟特性。然而，CIP的存在，如高速比较器(HS Comparator)，与消隐和数字滤波功能，以及MCU的精密电压参考模块，消除了迁移到先进、昂贵的单片机的需要。边缘组合作为阈值信号监测和有效地监督电机参数。由于HS比较器没有较低的正常ADC采样率限制，因此消除了MCU中高速ADC的需要。如前所述，CIP的所有这些优点都减轻了对额外处理器资源的需求，避免了迁移到成本更高的MCU的需要。

　　另一个产品增强的场景是提高效用能表的精确度。电能表中能量测量的精度取决于监测电压和电流信号相位差的准确度来计算负载功率因数。最常用的测量两种信号相位差的方法是通过比较两个信号的零交叉和外推相位角的时间间隔。为了准确地估计相位差，采样率应该足够高，以尽量减少高速ADC等外推误差。当单个ADC需要在一个时分多路复用方法中采样所有三个信号——电压、电流和中性时，情况就变得更加复杂了。在这种情况下，有效的采样率要求增加了三倍。

　　用效用计测量相移的图像。

　　图6:相位偏移是用效用计测量的，以确定功率因数。

　　CIPs如可配置逻辑单元(CLC)，通过扩展其实现硬件相位检测器的功能，有助于提高相位差测量的准确性。带有输入捕获(IC)的CLC可以测量相同频率的两个信号之间的相位差。CIPs的组合提供了更好的解决方案，并提供了领先/滞后的信息。这扩展了clc支持增强功能，不需要迁移到更昂贵、性能更高的单片机。

　　相位探测器CIP图像有助于提高精度。

　　图7:相位探测器CIP有助于提高相位差测量的准确度。

　　优化设计

　　虽然嵌入式公司的关注点是差异化，但系统级成本优化的目标是不能妥协的。PIC MCUs通过不同的特性来解决这个问题。

　　微芯片的PIC MCUs, CIPs，也包括集成的模拟外设，如芯片上的sigma-delta ADC，高速SAR ADC和集成运算放大器，在一个内置控制的单片机中，可以做出明智的决定，而不总是需要cpu干预。这些集成的模拟模块消除了创建多芯片外部组件设计的需要。集成的单片机解决方案大大降低了系统的成本，节省了PCB的性能。使用一个小的PCB内存，解决方案甚至可以满足空间约束的应用程序的需求，例如可穿戴设备和传感器应用程序。

　　此外，on-chip CIPs帮助实现多个扩展应用程序，并从CPU中卸载许多确定性例程。因此，使用CIPs的应用程序实现需要更少的处理器资源，如带宽、闪存和RAM。随着从CPU中删除的负载，CIPs允许在不使用昂贵的多核心MCUs的情况下实现多个并行进程。CIPs是硬件模块，响应速度更快，实现目标函数的吞吐量更高。CIPs的所有这些属性都降低了迁移到更高内存、更高的处理能力MCUs和优化设计成本的需要。

　　结论

　　随着微芯片对创新的关注，PIC MCUs不断发展，以更好地满足我们客户的需求，无论是现在还是将来。这个目标不仅是为了解决未来嵌入式系统的技术需求，而且是为了解决整体的业务挑战。PIC微控制器中的核心独立外围设备解决了嵌入式系统中出现的需求和挑战，并为开发人员提供了创建突破性应用的灵活性。