ADSP561存储空间

分析：

片上：

两个600MHz的内核共享L2:128KB

每个内核有分别有100KB的L1空间，具体为16KB-32KB的L1指令存储器或者32KB-64KB的L1数据存储器，4KB的用来存放中间结果的SRAM，其中L1指令或者数据存储器的一半可以配置成cache，所以上面出现了两种L1的大小。

 

片外：

同步存储器控制器PC133兼容的SDRAM控制器可通过编程与多达4个Bank的SDRAM接口，每个Bank容量为16MB-128MB，总容量最大可为512MB。与其相邻的Bank连续排列而忽略Bank大小和位置方面的差异。这就允许内核将所有的SDRAM看作一个单独的、连续的物理地址空间，增加了对系统c储器配置和升级的灵活性。

 

异步存储器控制器也可控制4个Bank，每个Bank占据64KMB，装满四个64MB的存储器时地址可连续。

 

剩余的地址中包括MMR部分，系统MMR仅在管理员模式下可被内核访问，至于对其它设备可见或是保留取决于系统保护模式的要求。