VHDL
文章平均质量分 59
继续微笑lsj
眼界决定未来
展开
-
FPGA中所包含的资源
结合Xilinx、Altera 等公司的FPGA 芯片,简要罗列一下FPGA 内部的资源或专用模块,并简要说明这些资源的一些作用或用途。(至少列出5 项,越多越好)1. 可编程输入输出单元(IOB)可编程输入/输出单元简称I/O 单元,是芯片与外界电路的接口部分,完成不同电气特性下对输入/输出信号的驱动与匹配要求,其示意结构如图1-2 所示。PGA 内的I/O 按组分类,每组都能够独立地支转载 2013-04-25 19:02:05 · 7391 阅读 · 0 评论 -
如何写VHDL的test bench文件
最近项目上要用到FPGA,之前用的一直是verilog,后面换成了VHDL。对ISE一窍不通啊,研究了一些testbench文件的编写,record一下。 借用一下博文http://hi.baidu.com/lovelink/item/ff34ce9b12f45988581461ac的话。 首先对TESTBENCH作一个形象一些的比喻吧,它就象是一个面包板(做过电路原创 2013-04-19 11:11:43 · 7088 阅读 · 0 评论 -
有关vhdl的一些问题总结
最近也是刚刚接触VHDL,在用ise开发过程中遇到了一点些小问题,决定记下来。(1)在生成ip核,将ip核加入到工程,然后通过自己的模块调用ip核,会出现这么一个问题: ERROR:NgdBuild:604- logical block 'myfft' with type 'fft_16' could not be res原创 2013-04-24 16:07:24 · 7105 阅读 · 0 评论 -
vhdl中延时器的编写
最近由于项目的需要也是一直在开发fpga,有点心得。呵呵,主要是下面这个程序(延时器)启发了我,record一下:entity delay is port( en:in std_logic; clk:in std_logic; en_delay:out std_logic );end delay;architecture Beha原创 2013-05-22 22:11:12 · 6719 阅读 · 0 评论