深入理解计算机系统第6章 存储器层次结构

第6章 存储器层次结构

6.1存储技术

1.以传统DRAM为例，简要介绍DRAM存储。

DRAM芯片中国的单元被分成d个超单元，每个超单元都有w个DRAM单元组成，总共存储了dw位信息。超单元被组织成r行c列的长方形阵列，这里rc=d。每个超单元有形如(i,j)的地址，这里i表示行，j表示列。

图6-3展示的是一个16*8的DRAM芯片的组织，有d=16个超单元，每个超单元有w=8位,r=4行,c=4列。带阴影的方框表示地址(2,1)处的超单元。信息通过外接的引脚流入和流出芯片。每个引脚携带一个1位的信号。图6-3给出了两组引脚: 8个data引脚，它们能传送一个字节到芯片或从芯片传出一个字节，以及2个addr引脚，它们携带2位的行和列超单元地址。

每个DRAM芯片被连接到某个叫做存储控制器的电路，这个电路可以一次传送w位到每个DRAM芯片或一次从每个DRAM芯片传出w位。为读出超单元(i,j)的内容，存储控制将行地址i发送到DRAM，然后是列地址j。

例如要从图6-3中16*8的DRAM中读出超单元(2,1)，存储控制器发送行地址2。DRAM的响应是将行2的整个内容都拷贝到一个内部行缓冲区。接下来，存储控制器发送列地址1，DRAM的响应是从行缓冲区拷贝出单元(2,1)中的8位，并把它们发送到存储控制器。

2.访问主存