深入理解计算机系统_第六章_存储器层次结构

章前导读

到目前我们只看到了一个简化的计算机系统模型，其中CPU执行指令，而存储器系统为CPU存放指令和数据，实际上存储器系统是一个具有不同容量、成本和访问时间的存储设备的层次结构。CPU寄存器保存最常用的数据；靠近CPU的小的、快速的高速缓存存储器作为一部分存储在相对慢速的主存储器中数据和指令的缓冲区域；主存储器存储在容量较大的、慢速磁盘上的数据，这些磁盘可以作为存储在通过网络连接的其他机器的磁盘上的数据的缓冲区域。
如果理解了系统是如何将数据在存储器层次结构中上上下下移动的，那么你就可以编写自己的应用程序，使它们的数据项存储在层次结构中较高的地方，在那里CPU能更快地访问到它们。
这个思想称为局部性。具有良好局部性的程序运行的更快，因为它倾向于一次次地访问相同的数据项集合，或相邻的数据项集合。比如，Core i7系统，不同的矩阵乘法核心程序执行相同数量的算术操作，在不同局部性下，运行时间相差40倍。
接下来介绍一些基本的存储即使——SRAM、DRAM、ROM以及旋转的和固态的硬盘——并描述它们如何被组织成层次结构。我们将特别关注高速缓存存储器，它在CPU和主存之间，对程序性能影响最大。

存储技术

计算机技术的成功跟大程度源自于存储技术的巨大进步

随机访问存储器

随机访问存储器（Random-Access Memory，RAM）分两类：静态（SRAM）和动态（DRAM）。SRAM比DRAM更快，也更贵。SRAM用来作为高速缓存存储器。DRAM用来作为主存，以及图形系统的帧缓冲区。
1.SRAM
SRAM的每个维存储在一个双稳态存储器单元中，这种单元用六晶体管实现，并且可以无限期的保持在两个不同状态之一。所以只要有电，它就永远保持它的值。即使有干扰来扰乱电压，当干扰消除，电路就会恢复到稳定值。
2.DRAM
DRAM将每个位存储为对一个电容的充电。所以DRAM存储器单元对干扰非常敏感，被扰乱后就永远不会恢复，暴露在光线下会导致电容电压改变（数码相机和摄像机的传感器本质上就是DRAM单元阵列）。DRAM很容易漏电，导致数据丢失，所以内存系统必须周期性的读出-重写来刷新内存每一位。

3.传统DRAM
电路设计者把DRAM组织成了二维阵列而不是线型数组的一个原因是降低芯片上地址引脚的数量。比如128位（16单元 * 8位）DRAM组织成线性数组的话，地址为0 ~ 15，那么需要4个地址引脚，如果是二维阵列，就只需要2个（先发从行地址，再发送列地址）。二维阵列组织的缺点是必须分布发送地址，增加了访问时间。
每个DRAM芯片连接到内存控制器的电路，这个电路可以一次传送w位到每个DRAM芯片或一次从每个DRAM芯片传出w位（对于16 * 8的DRAM，w = 8）。为了读出（i，j）位置的内容，内存控制器先发送行地址i到DRAM，这时DRAM会把这一行的所有数值存在内部行缓冲区中，再发送列地址j到DRAM，然后DRAM就在内部行缓冲区中取出对应列的数值，这样DRAM就把（i，j）的内容发回给控制器了。行地址i称为RAS，列地址j称为CAS，RAS和CAS请求共享相同的DRAM地址引脚。
4.内存模块
DRAM芯片封装在内存模块中，插到主板的扩展槽上。下图是内存模块的基本思想。
要取出内存地址A处的一个字，内存控制器将A转换成一个单元地址（i，j），并将地址发送到内存模块，内存模块将i和j广播到每个DRAM。作为响应，每个DRAM输出它的（i，j）单元的8位内容。模块中的电路收集这些输出，并把它们整合为一个64位字，再返回给内存控制器。
通过将多个内存模块连接到内存控制器，能够聚合成主存。这种情况下，当控制器收到一个地址A时，控制器选择包含A的模块k，将A转换成它的（i，j）形式，并将（i，j）发送给模块k。
5.增强DRAM
快页模式（FPM DRAM），传统的DRAM将一整行单元复制到内部行缓冲器中，使用一个，丢弃剩余。FPM DRAM允许对同一行连续地访问可以直接从行缓冲区得到，从而改进了这一点。
扩展数据输出（EDO DRAM），这是FPM DRAM的增强，允许各个CAS信号在时间上靠近的更紧密。
同步（SDRAM），就它们与内存控制器通信使用一组显式的控制信号来说，常规的、FPM和EDO DRAM都是异步的。SDRAM用与驱动内存控制器相同的外部时钟信号的上升沿来代替许多这样的控制信号，最终效果就是SDRAM能够比那些异步存储器更快的输出它的单元内容。
双倍数据速率同步（DDR SDRAM），DDR SDRAM是对SDRAM的一种增强，通过两个时钟沿作为控制信号，从而使DRAM的速度翻倍。不同的DDR用提高有效带宽的很小的预期缓冲区大小划分：DDR（2位）、DDR2（4位）、DDR3（8位）
视频RAM（VRAM），用于图形系统的帧缓冲区中，它与FPM DRAM类似，两个主要区别是：VRAM的输出是通过依次对内部缓冲区的整个内容进行移位得到的；VRAM允许对内存并行读写。
6.非易失性存储区
如果断电，DRAM和SRAM会丢失信息，所以是易失的，非易失性存储区在断电后，依然保存信息。ROM中有的类型既可以读也可以写，但是它们整体上被称为只读寄存器（ROM）。
可编程ROM PROM只能变成一次。
可擦写可编程ROM（EPROM）可以擦除和编程1000次，而EEPROM可以达到100000次。
闪存基于EEPROM