自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(1)
  • 资源 (7)
  • 收藏
  • 关注

原创 芯片设计之CDC异步电路(二)

上文芯片设计之CDC异步电路(一)对比讲述了异步电路在前仿真中的行为与实际芯片的行为区别,本文继续讲几种常用的异步电路处理。(一)单bit信号同步器最经典的2DFF 1-bit同步器如下,下图结构通常用于单bit控制信号的异步处理:绝大数情况下,当第一个寄存器R1进入亚稳态后,在第二级寄存器R2采样R1的输出前,R1的输出已经能稳定在0或1。注意: cdc_s信号必须做到glitch free,也就是我们通常说的寄存输出; int_s信号链路禁止组合逻辑,其本质也是杜绝g

2020-12-30 13:16:25 4630

汪文祥 CPU设计实战_实验资源.zip

CPU设计实战 源代码

2021-06-10

sdf_3.0.pdf

SDF3.0官方协议及解释,后仿真SDF反标必须理解的协议,反标了IOPATH,INTERCONNECT、TIMING CHECK等等时序延时及时序要求。

2020-09-16

arm_cortex_m3_designstart_eval

arm_cortex_m3_designstart_eval,arm cortex m3的设计文档

2018-12-13

精通VERILOG+HDL:IC设计核心技术实例详解part1

精通VERILOG+HDL:IC设计核心技术实例详解

2015-05-25

经典跨时钟域同步电路

经典跨时钟域同步电路 各种异步处理 值得推荐

2015-05-25

精通VERILOG+HDL:IC设计核心技术实例详解part2

精通VERILOG+HDL:IC设计核心技术实例详解

2015-05-25

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除