EDA
文章平均质量分 58
时光-易逝
Do You Like,Do Yourself!
展开
-
Vivado网表合并
Vivado网表合并原创 2022-08-16 11:25:13 · 573 阅读 · 0 评论 -
Vivado 综合后工程
Vivado 综合后工程原创 2022-08-16 11:25:10 · 2061 阅读 · 0 评论 -
FPGA Verilog EDA工具整理
开源:VCOMP-aVerilogCompilerhttp://vcomp.sourceforge.net/Verilog2C++http://verilog2cpp.sourceforge.net/gEDAProject'sHomepagehttp://www.geda-project.org/xschemschematiccircuiteditor-VHDLVerilogSpicenetlisterhttps://xschem.sourceforge....原创 2020-12-23 11:38:44 · 1073 阅读 · 0 评论 -
SystemC
https://www.youtube.com/watch?v=NCFxBGLB5xs&list=PLcvQHr8v8MQLj9tCYyOw44X1PLisEsX-Jhttps://www.youtube.com/watch?v=NCFxBGLB5xs&list=PLcvQHr8v8MQLj9tCYyOw44X1PLisEsX-JStratus High-Level Synthesis https://www.cadence.com/en_US/home/tools/digital-desi原创 2022-05-05 08:24:53 · 420 阅读 · 0 评论 -
Vivado综合选项设置
https://www.freesion.com/article/1820144916/原创 2020-08-07 11:02:23 · 1480 阅读 · 0 评论 -
vivado逻辑级数
https://www.cnblogs.com/jiangzhao/p/5769744.html原创 2020-08-07 11:01:59 · 4413 阅读 · 1 评论 -
vivado布线congestion拥塞
https://cloud.tencent.com/developer/article/1530526拥塞类型通常,有三类拥塞类型:Global、Long和Short。造成这三类拥塞的原因是不同的。Global:拥塞区域的Combined LUT过多,或者控制集过多;Long:拥塞区域的BRAM、URAM和DSP过多,或者跨die路径过多;Short:拥塞区域的MUXF或Carry Chain过多;...原创 2020-08-07 11:02:02 · 6321 阅读 · 0 评论 -
ECO
ECO指的是Engineering Change Order,即工程变更指令。目的是为了在设计的后期,快速灵活地做小范围修改,从而尽可能的保持已经验证的功能和时序。ECO的叫法算是从IC设计领域继承而来,其应用在FPGA设计上尚属首次,但这种做法其实在以往的FPGA设计上已被广泛采用。简单来说,ECO便相当于ISE上的FPGA Editor。http://www.elecfans.com/emb/fpga/20171118582135.html...原创 2020-08-06 13:50:58 · 403 阅读 · 0 评论 -
C转Verilog
Catapult® High-Level Synthesishttps://www.mentor.com/hls-lp/catapult-high-level-synthesis/c-systemc-hlshttps://s3.amazonaws.com/s3.mentor.com/public_documents/datasheet/hls-lp/catapult-high-level-synthesis.pdf世界三大EDA厂商一般指的是Cadence, Synopsys, Mentor原创 2020-08-03 09:59:59 · 1325 阅读 · 0 评论 -
xilinx edif分析
参考Synopsys FPGA Synthesis User Guide原创 2020-07-30 09:10:34 · 609 阅读 · 0 评论 -
SystemVerilog到Verilog
https://github.com/zachjs/sv2v原创 2020-07-29 17:56:28 · 929 阅读 · 1 评论 -
Yosys-RTL开源综合工具
参考:http://www.clifford.at/yosys/files/yosys-austrochip2013.pdfhttps://chips4makers.io/blog/open-source-mixed-rtl-synthesis.html其它相关信息:OpenTitan 是 Google 开发的项目,旨在鼓励厂家为数据中心和消费级设备开发所谓的信任根(root-of-trust)技术。https://www.solidot.org/story?sid=64267...原创 2020-07-29 17:49:28 · 3802 阅读 · 0 评论