【RISC-V 指令集】RISC-V DSP 扩展指令集介绍(一)

已于 2024-03-07 15:31:22 修改
阅读量1.9k 收藏 21
点赞数 30
分类专栏： RISC-V DSP RISC-V 指令集分析 文章标签： risc-v dsp开发
于 2024-03-02 15:36:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011376987/article/details/136413368
版权

前言：

本笔记是基于对RISC-V  DSP扩展指令集文档总结的，《P-ext-proposal.pdf》文档的关键内容如下：
主要介绍了RISC-V的P扩展指令集及其相关细节。

首先，对P扩展指令进行了概述，并列出了其与其他扩展重复的指令。

接着，详细描述了P扩展的子集，包括Zbpbo扩展和Zpn扩展（适用于RV32和RV64）的指令。

此外，还提供了仅适用于RV64的详细指令描述。
文档还介绍了新的用户控制和状态寄存器，并提供了指令编码表。最后，列出了因RVB重叠而被移除的指令。
这份文档为RISC-V的P扩展指令集提供了全面而详细的信息，包括指令的描述、编码、以及与其他扩展的关系。这对于理解、开发和优化基于RISC-V架构的系统非常有价值。同时，文档也提醒了开发者在使用P扩展时需要注意的兼容性和优化问题。

1. 介绍

数字信号处理（DSP）已成为现代电子系统的重要技术。广泛的现代应用利用DSP算法解决特定领域的问题，包括传感器融合、伺服电机控制、音频解码/编码、语音合成和编码、MPEG4解码、医学成像、计算机视觉、嵌入式控制、机器人、人机交互等。

提出的P指令集扩展提高了RISC-V CPU IP产品的DSP算法处理能力。通过添加RISC-V P指令集扩展，RISC-V CPU现在可以以更低的功耗和更高的性能运行这些各种DSP应用程序。

2. 缩写定义和术语

2.1 缩写定义

  • r.H == rH1: r[31:16]，r.L == r.H0: r[15:0]

    • r.H 表示寄存器的高 16 位（位 31 到 16），等同于 rH1。
    • r.L 表示寄存器的低 16 位（位 15 到 0），等同于 r.H0。

  • r.B3: r[31:24]，r.B2: r[23:16]，r.B1: r[15:8]，r.B0: r[7:0]

    • r.B3 到 r.B0 分别表示从高位到低位的 8 位段。

  • r.B[x]: r[(x8+7):(x8+0)]

    • r.B[x] 表示从第 x 个 8 位段开始的 8 位数据。

  • r.H[x]: r[(x16+15):(x16+0)]

    • r.H[x] 表示从第 x 个 16 位段开始的 16 位数据。

  • r.W[x]: r[(x32+31):(x32+0)]

    • r.W[x] 表示从第 x 个 32 位段开始的 32 位数据。

  • r.D[x]: r[(x64+63):(x64+0)]

    • r.D[x] 表示从第 x 个 64 位段开始的 64 位数据。

  • r[xU]: 64 位数的上 32 位；xU 代表包含此上部分 32 位值的 GPR（通用寄存器）编号。

  • r[xL]: 64 位数的下 32 位；xL 代表包含此下部分 32 位值的 GPR 编号。

  • r[xU].r[xL]: 由一对 GPR 形成的 64 位数。

  • s>>: 有符号算术右移。

  • u>>: 无符号逻辑右移。

  • u<<: 逻辑左移，从右侧移入 0。

  • SAT.Qn(): 饱和至 [-2n, 2n-1] 范围内，若发生饱和，则设置 OV 标志。

  • SAT.Um(): 饱和至 [0, 2m-1] 范围内，若发生饱和，则设置 OV 标志。

  • ROUND(): 表示“四舍五入”，即向最高有效位加 1。

这些缩写定义和术语提供了对特定指令集或处理器架构中使用的寄存器和操作的简化表示。它们通常用于硬件描述语言、汇编语言或低级编程中，以简化复杂操作和提高代码可读性。

2.2. 术语

• Q格式（Qm.n）：它描述了一个有符号的二进制定点数格式。“m”是包括符号位和整数位在内的位数，位于假想的二进制点之前，而“n”是跟随其后的分数位数。这种表示法代表一个在-2^(m-1)（包含）和2^(m-1)（不包含）范围内的有符号二进制定点值，该范围内有2^(m+n)个唯一值。例如，Q1.15表示一个在-1（包含）和1（不包含）范围内的数，该范围内有65536个唯一值。

• Qn：Q1.n的缩写格式。例如，Q7，Q15，Q31，Q63。

• Um：它表示一个无符号的二进制数，范围在0到（2^m）-1之间。

3. RISC-V P 扩展指令

3.1. SIMD 数据处理指令

3.1.1. 16位加法和减法指令

基于32位字元素内的两种16位算术运算类型的组合，SIMD 16位加/减指令可以分为6个主要类别：加法（两个16位加法）、减法（两个16位减法）、交叉加和减（一个加法和一个减法）、交叉减和加（一个减法和一个加法）、直接加和减（一个加法和一个减法）以及直接减和加（一个减法和一个加法）。

基于处理溢出条件的方式，SIMD 16位加/减指令可以分为5组：环绕（丢弃溢出）、有符号减半（通过丢弃最低有效位来保留溢出）、无符号减半、有符号饱和（剪裁溢出）和无符号饱和。

Table 1. SIMD 16-bit Add/Subtract Instructions
序号指令说明
1ADD16 rd, rs1, rs216-bit Addition
2RADD16 rd, rs1, rs216-bit Signed Halving Addition
3URADD16 rd, rs1, rs216-bit Unsigned Halving Addition 
4KADD16 rd, rs1, rs216-bit Signed Saturating Addition
5UKADD16 rd, rs1, rs216-bit Unsigned Saturating Addition
6SUB16 rd, rs1, rs216-bit Subtraction
7RSUB16 rd, rs1, rs216-bit Signed Halving Subtraction
8URSUB16 rd, rs1, rs216-bit Unsigned Halving Subtraction
9KSUB16 rd, rs1, rs216-bit Signed Saturating Subtraction
10UKSUB16 rd, rs1, rs216-bit Unsigned Saturating Subtraction
11CRAS16 rd, rs1, rs216-bit Cross Add & Sub
12RCRAS16 rd, rs1, rs216-bit Signed Halving Cross Add & Sub
13URCRAS16 rd, rs1, rs216-bit Unsigned Halving Cross Add & Sub
14KCRAS16 rd, rs1, rs216-bit Signed Saturating Cross Add & Sub
15UKCRAS16 rd, rs1, rs216-bit Unsigned Saturating Cross Add & Sub
16CRSA16 rd, rs1, rs216-bit Cross Sub & Add
17RCRSA16 rd, rs1, rs216-bit Signed Halving Cross Sub & Add
18URCRSA16 rd, rs1, rs216-bit Unsigned Halving Cross Sub & Add
19KCRSA16 rd, rs1, rs216-bit Signed Saturating Cross Sub & Add
20UKCRSA16 rd, rs1, rs216-bit Unsigned Saturating Cross Sub & Add
21STAS16 rd, rs1, rs216-bit Straight Add & Sub
22RSTAS16 rd, rs1, rs216-bit Signed Halving Straight Add & Sub
23URSTAS16 rd, rs1, rs216-bit Unsigned Halving Straight Add & Sub
24KSTAS16 rd, rs1, rs216-bit Signed Saturating Straight Add & Sub
25UKSTAS16 rd, rs1, rs216-bit Unsigned Saturating Straight Add & Sub
26STSA16 rd, rs1, rs216-bit Straight Sub & Add
27RSTSA16 rd, rs1, rs216-bit Signed Halving Straight Sub & Add
28URSTSA16 rd, rs1, rs216-bit Unsigned Halving Straight Sub & Add
29KSTSA16 rd, rs1, rs216-bit Signed Saturating Straight Sub & Add
30UKSTSA16 rd, rs1, rs216-bit Unsigned Saturating Straight Sub & Add

3.1.2. 8位加法和减法指令

基于32位字元素内四个8位算术运算的类型，SIMD 8位加/减指令可以分为两大类别：加法（执行四个8位加法）和减法（执行四个8位减法）。

根据有符号或无符号运算中处理溢出条件的方式，SIMD 8位加/减指令又可以进一步分为五组：环绕（即丢弃溢出部分）、有符号减半（通过丢弃最低有效位来保留溢出）、无符号减半、有符号饱和（通过剪裁来处理溢出）和无符号饱和。

Table 2. SIMD 8-bit Add/Subtract Instructions

序号指令说明
1ADD8 rd, rs1, rs28-bit Addition
2RADD8 rd, rs1, rs28-bit Signed Halving Addition
3URADD8 rd, rs1, rs28-bit Unsigned Halving Addition
4KADD8 rd, rs1, rs28-bit Signed Saturating Addition
5UKADD8 rd, rs1, rs28-bit Unsigned Saturating Addition
6SUB8 rd, rs1, rs28-bit Subtraction
7RSUB8 rd, rs1, rs28-bit Signed Halving Subtraction
8URSUB8 rd, rs1, rs28-bit Unsigned Halving Subtraction
9KSUB8 rd, rs1, rs28-bit Signed Saturating Subtraction
10UKSUB8 rd, rs1, rs28-bit Unsigned Saturating Subtraction

3.1.3. 16位移位指令

Table 3. SIMD 16-bit Shift Instructions

序号指令说明
1SRA16 rd, rs1, rs216-bit Shift Right Arithmetic
2SRAI16 rd, rs1, im4u16-bit Shift Right Arithmetic Immediate
3SRA16.u rd, rs1, rs216-bit Rounding Shift Right Arithmetic
4SRAI16.u rd, rs1, im4u16-bit Rounding Shift Right Arithmetic Immediate
5SRL16 rd, rs1, rs216-bit Shift Right Logical
6SRLI16 rd, rs1, im4u16-bit Shift Right Logical Immediate\

7

SRL16.u rd, rs1, rs216-bit Rounding Shift Right Logical
8SRLI16.u rd, rs1, im4u16-bit Rounding Shift Right Logical Immediate
9SLL16 rd, rs1, rs216-bit Shift Left Logical
10SLLI16 rd, rs1, im4u16-bit Shift Left Logical Immediate
11KSLL16 rd, rs1, rs216-bit Saturating Shift Left Logical
12KSLLI16 rd, rs1, im4u16-bit Saturating Shift Left Logical Immediate
13KSLRA16 rd, rs1, rs216-bit Shift Left Logical with Saturation & Shift Right Arithmetic
14KSLRA16.u rd, rs1, rs216-bit Shift Left Logical with Saturation & Rounding Shift Right Arithmetic

3.1.4. 8位移位指令

Table 4. SIMD 8-bit Shift Instructions

序号指令说明
1SRA8 rd, rs1, rs28-bit Shift Right Arithmetic
2SRAI8 rd, rs1, im4u8-bit Shift Right Arithmetic Immediate
3SRA8.u rd, rs1, rs28-bit Rounding Shift Right Arithmetic
4SRAI8.u rd, rs1, im4u8-bit Rounding Shift Right Arithmetic Immediate
5SRL8 rd, rs1, rs28-bit Shift Right Logical
6SRLI8 rd, rs1, im4u8-bit Shift Right Logical Immediate

7

SRL8.u rd, rs1, rs28-bit Rounding Shift Right Logical
8SRLI8.u rd, rs1, im4u8-bit Rounding Shift Right Logical Immediate
9SLL8 rd, rs1, rs28-bit Shift Left Logical
10SLLI8 rd, rs1, im4u8-bit Shift Left Logical Immediate
11KSLL8 rd, rs1, rs28-bit Saturating Shift Left Logical
12KSLLI8 rd, rs1, im4u8-bit Saturating Shift Left Logical Immediate
13KSLRA8 rd, rs1, rs28-bit Shift Left Logical with Saturation & Shift Right Arithmetic
14KSLRA8.u rd, rs1, rs28-bit Shift Left Logical with Saturation & Rounding Shift Right Arithmetic

3.1.5. 16位比较指令

Table 5. SIMD 16-bit Compare Instructions

序号指令说明
1CMPEQ16 rd, rs1, rs216-bit Compare Equal
2SCMPLT16 rd, rs1, rs216-bit Signed Compare Less Than
3SCMPLE16 rd, rs1, rs216-bit Signed Compare Less Than & Equal
4UCMPLT16 rd, rs1, rs216-bit Unsigned Compare Less Than
5UCMPLE16 rd, rs1, rs216-bit Unsigned Compare Less Than & Equal

3.1.6. 8位比较指令

Table 6. SIMD 8-bit Compare Instructions

序号指令说明
1CMPEQ8 rd, rs1, rs28-bit Compare Equal
2SCMPLT8 rd, rs1, rs28-bit Signed Compare Less Than
3SCMPLE8 rd, rs1, rs28-bit Signed Compare Less Than & Equal
4UCMPLT8 rd, rs1, rs28-bit Unsigned Compare Less Than
5UCMPLE8 rd, rs1, rs28-bit Unsigned Compare Less Than & Equal

3.1.7. 16位乘法指令

Table 7. SIMD 16-bit Multiply Instructions

序号指令说明
1SMUL16 rd, rs1, rs216-bit Signed Multiply
2SMULX16 rd, rs1, rs216-bit Signed Crossed Multiply
3UMUL16 rd, rs1, rs216-bit Unsigned Multiply
4UMULX16 rd, rs1, rs216-bit Unsigned Crossed Multiply
5KHM16 rd, rs1, rs2Q15 Signed Saturating Multiply
6KHMX16 rd, rs1, rs2Q15 Signed Saturating Crossed Multiply

3.1.8. 8位乘法指令

Table 8. SIMD 8-bit Multiply Instructions

序号指令说明
1SMUL8 rd, rs1, rs28-bit Signed Multiply
2SMULX8 rd, rs1, rs28-bit Signed Crossed Multiply
3UMUL8 rd, rs1, rs28-bit Unsigned Multiply
4UMULX8 rd, rs1, rs28-bit Unsigned Crossed Multiply
5KHM8 rd, rs1, rs2Q8 Signed Saturating Multiply
6KHMX8 rd, rs1, rs2Q8 Signed Saturating Crossed Multiply

3.1.9. 16位其他指令

Table 9. SIMD 16-bit Miscellaneous Instructions

序号指令说明
1SMIN16 rd, rs1, rs216-bit Signed Minimum
2UMIN16 rd, rs1, rs216-bit Unsigned Minimum
3SMAX16 rd, rs1, rs216-bit Signed Maximum
4UMAX16 rd, rs1, rs216-bit Unsigned Maximum
5SCLIP16 rd, rs1, imm4u16-bit Signed Clip Value
6UCLIP16 rd, rs1, imm4u16-bit Unsigned Clip Value
7KABS16 rd, rs116-bit Absolute Value
8CLRS16 rd, rs116-bit Count Leading Redundant Sign
9CLZ16 rd, rs116-bit Count Leading Zero
10SWAP16 rd, rs1Swap Halfword within Word

3.1.10. 8位其他指令

Table 10. SIMD 8-bit Miscellaneous Instructions

序号指令说明
1SMIN8 rd, rs1, rs28-bit Signed Minimum
2UMIN8 rd, rs1, rs28-bit Unsigned Minimum
3SMAX8 rd, rs1, rs28-bit Signed Maximum
4UMAX8 rd, rs1, rs28-bit Unsigned Maximum
5SCLIP8 rd, rs1, imm4u8-bit Signed Clip Value
6UCLIP8 rd, rs1, imm4u8-bit Unsigned Clip Value
7KABS8 rd, rs18-bit Absolute Value
8CLRS8 rd, rs18-bit Count Leading Redundant Sign
9CLZ8 rd, rs18-bit Count Leading Zero
10SWAP8 rd, rs1Swap Halfword within Word

3.1.11. 8位解压指令

Table 10. SIMD 8-bit Unpacking Instructions

序号指令说明
1SUNPKD810 rd, rs1Signed Unpacking Bytes 1 & 0
2SUNPKD820 rd, rs1Signed Unpacking Bytes 2 & 0
3SUNPKD830 rd, rs1Signed Unpacking Bytes 3 & 0
4SUNPKD831 rd, rs1Signed Unpacking Bytes 3 & 1
5SUNPKD832 rd, rs1Signed Unpacking Bytes 3 & 2
6ZUNPKD810 rd, rs1Unsigned Unpacking Bytes 1 & 0
7ZUNPKD820 rd, rs1Unsigned Unpacking Bytes 2 & 0
8ZUNPKD830 rd, rs1Unsigned Unpacking Bytes 3 & 0
9ZUNPKD831 rd, rs1Unsigned Unpacking Bytes 3 & 1
10ZUNPKD832 rd, rs1Unsigned Unpacking Bytes 3 & 2

RISC-V  DSP扩展指令集文档：

https://download.csdn.net/download/u011376987/88898800

瑶光守护者
关注
  • 30
    点赞
  • 踩
  • 21
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
基于 RISC-V SoC 的可配置 FFT 系统设计（5）高性能 RISC-V 内核的硬件设计
新芯设计的博客
01-15 2078
对于 FFT 系统，其 RISC-V 内核的设计决定了整个系统的功能，其 RISC-V 内核的性能也决定了整个系统的性能。本次设计就是按照如下的 RISC-V CPU 的硬件架构设计图来实现的。
RISC-V DSP 扩展指令集 P-ext-proposal.pdf
03-02
RISC-V  DSP扩展指令集文档总结的，《P-ext-proposal.pdf》文档的关键内容如下： 主要介绍了RISC-V的P扩展指令集及其相关细节。 首先，对P扩展指令进行了概述，并列出了其与其他扩展重复的指令。 接着，详细描述了P扩展的子集，包括Zbpbo扩展和Zpn扩展（适用于RV32和RV64）的指令。 此外，还提供了仅适用于RV64的详细指令描述。 文档还介绍了新的用户控制和状态寄存器，并提供了指令编码表。最后，列出了因RVB重叠而被移除的指令。 这份文档为RISC-V的P扩展指令集提供了全面而详细的信息，包括指令的描述、编码、以及与其他扩展的关系。这对于理解、开发和优化基于RISC-V架构的系统非常有价值。同时，文档也提醒了开发者在使用P扩展时需要注意的兼容性和优化问题。
【RISC-V 指令集】RISC-V DSP 扩展指令集介绍(二)
u011376987的博客
03-02 1389
本笔记是基于对RISC-V DSP扩展指令集文档总结的，《P-ext-proposal.pdf》文档的关键内容如下：主要介绍了RISC-V的P扩展指令集及其相关细节。首先，对P扩展指令进行了概述，并列出了其与其他扩展重复的指令。接着，详细描述了P扩展的子集，包括Zbpbo扩展和Zpn扩展（适用于RV32和RV64）的指令。此外，还提供了仅适用于RV64的详细指令描述。文档还介绍了新的用户控制和状态寄存器，并提供了指令编码表。最后，列出了因RVB重叠而被移除的指令。
RISC-V知识总结 —— 向量（扩展）指令集
最新发布
weixin_65190179的博客
06-28 1645
在计算机架构中，SIMD（Single Instruction, Multiple Data）和SISD（Single Instruction, Single Data）是两种不同的处理数据的方法。SIMD指令允许您执行的操作是将相同的操作应用于多个元素。我们可以将它与SISD(单指令单数据进行对比)
【RISC-V 指令集】RISC-V 向量V扩展指令集介绍(一)-向量扩展编程模型
u011376987的博客
03-04 3109
任何操作可以产生或消耗的向量元素的最大位数（以位为单位），ELEN ≥ 8，必须是 2 的幂。单个向量寄存器中的位数，VLEN ≥ ELEN，必须是 2 的幂，并且不得超过 216。标准向量扩展（第节标准向量扩展）和架构配置文件可能会对 ELEN 和 VLEN 设置进一步的约束。注意：未来的扩展可能会允许 ELEN > VLEN，通过使用多个向量寄存器的位来保存一个元素，但当前提案不包括此选项。
RISC-V架构P扩展指令集的研究与实现（一）
RISCV_SDU的博客
04-13 1872
而opcode、funct3、funct7三个操作码字段与被处理的数据无关，可以作为指令的唯一标识，并且6种指令格式的三个操作码字段（如有）均在相同的位置（opcode字段位于[6:0]，funct3字段位于[14:12]，funct7字段位于[31:25]），这使得CPU只需要对指令的这三个区段共17位二进制数进行识别即可，也解释了为什么在S型、SB型指令中的立即数被拆成两截，放置在两个不连续的区段，目的是为了保证三个操作码字段在指令中的位置不变，来降低译码级的复杂度。例如，上述那条加法指令可写成。
RISC-V指令集架构------RV32F/RV32D浮点扩展指令集
qq_38798111的博客
03-23 5114
RV32D和RV32F是RISC-V指令集架构中的浮点扩展指令，用于支持浮点运算。其中，RV32D是双精度浮点扩展指令，而RV32F是单精度浮点扩展指令。在RISC-V中，浮点扩展指令是可选的，需要根据具体应用场景来选择是否使用。如果应用场景需要进行浮点运算，那么就需要使用RV32D和RV32F指令集扩展。
教你在RISC-V中使用DSP指令!
09-01 1954
1.概述DSP有相关的专业芯片，能够专门实现计算功能，相比于通用处理器，DSP芯片专门用于计算，可以在一个周期内执行多条计算。随着单片机对计算功能的需求越来越多，如果用传统的通用处理器去执...
RISC-V中文架构手册
04-11
RISC-V指令集分为几个主要类别：RV32I（32位整数基础指令集）、RV64I（64位整数基础指令集）、RV128I（128位整数基础指令集），以及它们与M、A、C、F/D/S等扩展的组合。每个指令都是固定长度的，通常为4字节，便于...
RISC-V技术杂谈
吴建明wujianming_110117
07-17 1214
RISC-V技术杂谈
DSP 6000指令集
09-30
DSP 6000指令集资源官方PDF文档。
DSP C64XX系列汇编指令集
11-14
是关于Ti DSP C64系列的汇编指令集资料，适合DSP开发人员参考。
TI C2000系列DSP的汇编指令，含cmd文件编写
07-20
TI C2000系列DSP的汇编指令，含cmd文件编写。最重要的内容是，解释了cmd文件指令，是定制cmd文件不可或缺的参考文档，TI原版下载
基于 RISC-V SoC 的可配置 FFT 系统设计（6）1024 点 FFT 的 RISC-V SoC 整体架构和电路实现
新芯设计的博客
12-26 2239
本次项目主要设计了一个基于 RISC-V 指令集架构的 SoC，这是一个具有 1024 点的时频转换功能的 FFT 系统。在理想情况下，只要指令存储器和数据存储器的容量足够大，基本上可以实现任意点数的可配置 FFT 系统设计。
基于RISC-V架构的通信DSP的设计以及在5G RedCap基带中的应用（二）-RISC-V指令集介绍
u011376987的博客
01-15 1706
RISC-V指令集体系结构分析。
基于RISC-V架构的通信DSP的设计以及在5G RedCap基带中的应用(三)-P扩展-V扩展指令集简介
u011376987的博客
01-15 676
这不仅提高了应用的性能，还改善了用户的体验，因为应用的响应速度更快，等待时间更短。P扩展指令集包含328条DSP指令，其中RV32/RV64均支持的DSP指令共有247条，仅RV64支持的指令有81条，如此庞大的一个指令子集，CPU是如何“分辨”不同的指令，并完成其对应的功能实现？CPU从存储器（通常是内存）中取到将要执行的二进制指令后，会去判断所取到的是哪一条指令，同时提取该指令的一些信息并传递给执行级，这个过程称为指令的译码。此外，V扩展指令集支持多种维度的向量运算，包括一维、二维和三维。
基于RISC-V架构的通信DSP的设计以及在5G RedCap基带中的应用（一）
u011376987的博客
01-15 1136
RISC-V的起源可以追溯到2010年，当时加州大学伯克利分校的一个研究团队准备启动一个新项目，他们对比了当时的ARM、MIPS、SPARC和X86等指令集架构，发现这些指令集不仅越来越复杂，还有很多知识产权、高昂授权费等问题。于是，该研究团队成立了一个四人小组，仅用了3个月的时间就完成了RISC-V指令集的开发。他们的目标是设计一套全新的指令集，以满足从微控制器到超级计算机等各种尺寸的处理器需求。RISC-V的原型芯片于2013年1月成功流片。RISC-V具有性能优越、彻底免费开放两大特征。
RISC v语音交互
10-20
根据提供的引用内容，没有直接涉及到RISC-V语音交互的信息。RISC-V是一种指令集架构，而语音交互是一种应用场景。但是，可以通过使用RISC-V架构的处理器来实现语音交互功能。例如，引用中提到的JX108语音模组采用了32bit RISC架构内核，并加入了专门针对信号处理和语音识别所需要的DSP指令集，支持浮点运算的FPU运算单元，以及FFT加速器。这些硬件特性可以提高语音交互的处理效率和准确性。同时，使用RISC-V架构的处理器还可以通过RT-Thread等操作系统来实现快速的模块化切割和无缝导入丰富的软件包，从而实现更复杂的语音交互功能。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值