I2C时钟延展

转载自http://blog.sina.com.cn/s/blog_15fd81ac70102wvgw.html，本文仅作为笔记备份

什么是I2C时钟延展（SCL Stretching）？在I2C的主从通信过程中，总线上的SCL时钟总是由主机来产生和控制的，但如果从机跟不上主机的速率，I2C协议规定从机是可以通过将SCL时钟线拉低来暂停一个传输的，直到从机释放掉SCL线，传输继续进行。

从字节级来看, 主机要读取从机的数据，如果从机还没有准备好数据（此时还在I2C中断中），这时从机就可以将SCL线拉低来暂停一下传输，如果数据准备好了，从机将SCL线释放，主机就可以继续SCL时钟通过移位的方式读取从机发送寄存器内部的数据。

从位级来看,I2C总线上的设备可以通过增长每一个时钟的低周期来降低总线时钟.所以每个主机可以适应这个设备的内部操作速率.

总的来说，clock stretching其实是一种降频的手段，使得更高频率的主机也能适应低频率从机的通信。clock stretching是可选的,实际上大多数从设备不包括SCL驱动,所以它们不能stretch时钟。

特别要注意的地方：如果用示波器观察波形，要注意有没有clock stretching。

在编写程序的时候，如果是做主机，要检查SCL的电平，当为低的时候，需要超时等待，等它变为高的时候，才能再发新的SCL信号。
(即在代码中，主设置SCL为高后，要超时判断SCL是否为高，再发后面的时序）