卷积编码的原理与MATLAB及FPGA实现

版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。
本文链接:https://blog.csdn.net/u011639609/article/details/51476278

        卷积编码是现代数字通信系统中常见的一种前向纠错码,区别于常规的线性分组码,卷积编码的码字输出不仅与当前时刻的信息符号输入有关,还与之前输入的信息符号有关。下面,笔者将简要分析一下卷积编码的原理以及相应的实现方法。忽然想起笔者开始写CSDN博客的初衷,一者为了总结之前做过的东西,记录一些关键点,防止以后遗忘,依稀记得老师曾言,好记性比不过烂笔头,道理如是;二者,碰到同样问题的读者,倘若能够侥幸看到这些博客,从中有所收获,这对笔者来说是非常值得高兴的事了。闲话少说,唠正经的。

1. 卷积编码的原理

        卷积码的编码分为两类:前馈和反馈,在每类中又可分为系统和非系统形式。我们这里只考虑非系统形式的前馈编码器。

        上图是WLAN 802.11a协议中采用的卷积编码器结构,输入比特k=1,输出n=2,存储器长度m=6,编码输出不仅与当前输入有关,还与存储器存储的之前的输入数据有关,具体由之前的哪些数据得到编码输出呢,由生成多项式确定其连接关系。这里,生成多项式为g0=133(八进制)和g1=171(八进制)(右边是最高位),输出数据A的生成多项式为:

没有更多推荐了,返回首页