![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA那些坑
beike-lucky
一个仰望星空的研究生
展开
-
FPGA专用时钟引脚
在最近的一次设计中,我把FPGA的系统时钟接到了IO_L0N_CC_GC_3上,我本以为有*GC*的就是专用时钟引脚,但是后来才发现对于单端时钟信号而言,只有*P*GC*才能当专用时钟引脚,如果想下图这么设计,在Implement时会报错。FPGA设计马虎不得啊!...原创 2018-09-18 09:25:04 · 9778 阅读 · 0 评论 -
Xilinx FPGA FIR ip核的小坑
当把FIR IP核用作Hilbert变换器时,滤波器系数的个数是有要求的,必须为个,其中n为整数。只有这样FIR IP核才是hilbert变换器。原创 2018-09-25 15:59:02 · 2496 阅读 · 1 评论