Xilinx FIFO IP使用中遇到的小坑

我是个新手，在使用xilinx 的fifo ip核时遇到了一个奇怪的问题，就是Empty端口一直输出高电平，即fifo一直是空，但是wr_count端口输出的数字却一直增加，即我的数据成功写入了，这个问题困扰了我许久。

后来经过实验，我发现fifo ip核的empty端口要在读时钟有的时候才能正常输出。也就是说，fifo复位后empty初始为高电平，只有在有读时钟的时候，empty端口才能正常输出。否则，如果没有读时钟，即使成功写入数据，empty依然输出高电平。