原创内容,欢迎转载,转载请注明出处。
削峰模块(Crest Factor Reduction, CFR)
削峰模块可以有效减低DUC输出信号的PAPR,图15显示了削峰模块的效果。
削峰算法找出超过一定门限的信号峰值,然后将这些峰值通过成型滤波器,以保证将这些峰值减掉之后不会影响信号的频谱。在减掉这些峰值信号之后,剩下的信号将可以确保在所设定的信号门限之下。
图15 削峰模块的效果图。可以看到,峰值较高蓝色信号被削弱成峰值较小的粉色信号。
表格 3显示了削峰成型滤波器的阶数,这些滤波器系数需要在写入FPGA之前通过滤波器设计方法计算出,然后存储在FPGA中。
带宽(MHz) | 滤波器阶数 |
5 | 254 |
10 | 254 |
15 | 254 |
20 | 254 |
表3 削峰成型滤波器的参数
单载波配置