1. ARM体系结构

最新推荐文章于 2024-06-21 09:12:08 发布
最新推荐文章于 2024-06-21 09:12:08 发布
阅读量5.8k 收藏 2
点赞数
分类专栏： ARM体系结构与接口技术 文章标签： arm 物联网 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u012640537/article/details/123398609
版权
本文深入探讨了ARM处理器的工作原理，包括其指令集、指令流水线、数据类型和存储对齐方式。此外，详细阐述了操作系统在ARM架构下的功能，如进程管理、内存管理和异常处理机制。ARM处理器的异常处理流程、异常向量表以及FIQ和IRQ中断的优先级和特性也得到了详尽解析，展示了ARM在嵌入式系统中的核心作用。
摘要由CSDN通过智能技术生成

文章目录

操作系统的主要功能

  • 进程管理
  • 内存管理
  • 文件系统
  • 设备管理
  • 网络协议

ARM体系结构与接口技术

体系结构

  • 储存模式
  • 工作模式
  • 寄存器
  • 异常机制
  • 流水线
  • 指令集

接口技术

  • GPIO
  • PWM
  • UART
  • ADC
  • RTC
  • IIC

CPU执行过程

  • 取址
    处理器将PC指向的地址中的内容返回给指令寄存器IR中
  • 译码
    译码器将指令寄存器IR中的指令翻译，并发送给运算器
  • 执行
    控制器控制运算器执行运算

ARM处理器概述

指令集

  • RISC:
    只保留常用的简单指令，硬件结构简单，复杂操作一般通过简单指令集组合实现，一般指令长度固定，且多为单周期指令
    RISC处理器在价格，功耗，体积方面有很大优势，所以在嵌入式移动终端领域极为广泛
  • CISC:
    不仅包含了常用指令，还包括了很多不常用的特殊指令，硬件机构复杂，指令条数较多，一般指令长度和周期不固定
    CISC处理器在性能上有很大优势，多用于PC及服务器领域

ARM指令集

指令与指令集

  • 指令：能够指示处理器执行某种运算的命令，称为指令
    处理器能识别指令的集合，称为指令集
    ARM指令集
    所有指令都占32bit
    代码灵活度高，简化了代码复杂度
    执行ARM指令集时，PC值每次自增4
  • Thumb指令集
    所有指令都占用16bit指令空间
    代码密度高，节省存储空间
    执行Thumb时，PC每次自增2

指令流水线

  • ARM7采用三级

  • ARM9采用5级

  • Cortex-A9采用8级

    不管几级流水线，PC指向的永远是当前正在取值的指令，而当前正在执行的指令的地址为PC-8

ARM数据类型

采用32位架构，基本数据类型有以下三种

  • Byte：8bit
  • Halfword：16bit
  • Word：32bit

数据存储与存储类型

  • auto：一般存在栈
  • extern：外部存储
  • register：访问速度快，没有地址，无法取地址操作，不可以定义全局变量，全局变量生命周期长
  • static：数据存储在数据端，或叫静态区

Word型数据在内存的起始地址，必须是4的整数倍
Halfword数据在内存的起始地址，必须是2的整数倍

字节序

ARM一般使用小端对齐

  • 大端对齐：低地址存放高位，高地址存放低位
  • 小端对齐：低地址存放地位，高地址存放高位

ARM指令存储

处理器处于ARM状态时：所有指令的起始地址必须是4的整数倍
处理器处于Thumb状态时：所有指令的起始地址必须是2的整数倍

ARM工作模式

ARM拥有8种不同工作模式
不同模式拥有不同权限
不同模式执行不同代码
不同模式完成不同功能

  • User：非特权模式，一般执行上层应用程序时ARM处于该种模式
  • FIQ：快速中断模式
  • IRQ：普通中断模式
  • SVC：复位或软中断
  • Abort：产生存储异常时
  • Undefi：执行未定义指令时
  • System：使用和User模式相同寄存器的特权模式
  • Monitor：为了安全而扩展出用于执行安全监控代码的模式

ARM寄存器组织

寄存器

寄存器时处理器内部的存储器，没有地址
一般用于暂存参与运算的数据和运算结果
包括通用寄存器，专用寄存器，控制寄存器
40个寄存器（37个位老版本，多出的部分为Monitor模式）
8种工作模式与40个寄存器

专用寄存器
  • R15（PC，Porgram Conter）
    用于存取当前取址指令的地址
  • R14（LR，Link Register）
    执行跳转指令（BL，BLX）时，LR会自动保存跳转指令下一条指令的地址，程序需要返回时将LR的值复制到PC即可
    产生异常时，对应异常模式下的LR会自动保存被异常打断的指令的下一条指令的地址，异常处理结束后将LR的值付给PC即可实现程序返回
  • R13（SP，Stack Pointer）
    用于存储当前模式下的栈顶指针

CPSR寄存器

CPSR寄存器

  • Current Program Status Register当前程序状态寄存器
  • 控制域（C）[Bit8:Bit0]
    • 模式位（M）[4:0]
      • 10000 User
      • 10001 FIQ
      • 10010 IRQ
      • 10011 SVC
      • 10110 Monitor
      • 10111 Abort
      • 11011 Undef
      • 11111 System
    • 状态位（T）[Bit5]
      • 0 Arm状态
      • 1 Thrumb状态
    • FIQ禁止位（F）[Bit6]
      • 0 开启FIQ
      • 1 关闭IRQ
    • IRQ禁止位（I）[Bit7]
      • 0 开启IRQ
      • 1 关闭IRQ
  • 预留域（X）[15:8]
  • 状态域（S）[23:16]
  • 条件域（F）[31:24]
    • 溢出标志（V）Bit[28]
      运算器中产生了负数的结果该位自动置1，否则为0
    • 进位或借位扩展（C）Bit[29]
      运算器中产生了0的结果该位自动置1，否则为0
    • 零（Z）Bit[30]
      运算器中进行加法运算且产生进位时该位自动置1，否则为0
      运算器中进行减法运算且产生借位时该位自动置0，否则为1
    • 负或小于（N）Bit[31]
      运算器中进行加法运算且产生符号位进位时该位自动置1，否则为0
      运算器重进行减法运算且产生符号位借位时该位自动置0，否则位1

ARM异常处理

  • 异常处理机制

不同的处理器对异常的处理流程大体相似，但是不同的处理器在具体实现的机制上有所不同，比如处理器遇到哪些事件认为是异常事件遇到异常事件后处理器有哪些动作，处理器如何跳转到异常处理程序如何处理异常，处理完异常后又如何返回到被打断的程序继续执行等。
将这些细节实现统称为异常处理机制

ARM异常源

导致产生异常的事件称为异常源

  1. 七类异常源
    • FIQ
      快速中断请求
    • IRQ
      外部中断请求
    • Reset
      复位电平有效
    • Softerware Interrput
      执行swi指令
    • Data Abort
      数据终止
    • Prefetch Abort
      指令预取终止
    • Undfined instruction
      遇到不能处理的指令

异常向量表

异常向量表的本质时内存中的一段代码32个字节
表中为每个异常源分配了四个字节存储空间
遇到异常后PC的值会修改为对应的地址
因为异常向量表空间有限，一般我们不会在这里写异常处理程序，
而是在对应的位置写一条跳转指令使其跳转到指定的异常处理程序的入口

地址异常源
0x1CFIQ
0x18IRQ
0x14Reserved
0x10DataAbort
0x0CPrefetchAbort
0x08SWI
0x04Undef
0x00Reset

ARM产生异常之后的动作

  • 拷贝CPSR中的内容到对应模式下的SPSR_
  • 修改CPSR的值 修改中断禁止位禁止相应中断 修改模式位，进入相应模式 修改状态位，进入ARM状态
  • 保存返回地址到对应异常模式下的LR_
  • 设置PC为相应的异常向量（异常向量表对应的地址）

异常返回

  • 将SPSR_的值复制给CPSR， 使处理器恢复之前的状态
  • 将LR_的值复制给PC， 使程序跳转回被打断的地址，继续执行

异常优先级

  • Reset
  • Data Abort
  • FIQ
  • IRQ
  • Prefetch
  • Abort
  • Software
  • Interrput
  • Undefined instruction

FIQ和IRQ

FIQ的响应速度比IRQ快

  • FIQ在异常向量表位于最末 可以直接把异常处理卸载异常向量表之后，省去跳转
  • FIQ有五个私有寄存器（R8-R12），执行终端处理程序前无需压栈保存寄存器，可直接处理中断
  • FIQ的优先级高于IRQ ，两个中断同时发生时先响应FIQ，FIQ可以打断IRQ，但IRQ不能打断FIQF
木须tomato
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
计算机的组成与设计（四）处理器
buzhiquxiang的博客
03-01 1895
一个基本的MIPS实现 存储器访问指令：取字（lw）和存字（sw） 算术逻辑指令：加法（add）、减法（sub）、与运算（and）、或运算（or）和小于则设置（slt） 分支指令：相等则分支（beq）和跳转（j） （1）程序计数器（PC）指向指令所在的存储单元，并从中取出指令 （2）通过指令字段内容，选择读取一个或两个寄存器；对于取字指令，只需读取一个寄存器，而其他大多数指令要求读取两个寄存器。...
关于ARM的PC指针（什么时候PC+8，PC+4，PC-4,PC-8）
热门推荐
奔跑的路
10-29 3万+
要理解PC指针，首先就要好好了解LR指针 连接寄存器LR（r14）：用来保存和恢复PC寄存器的内容，它有两个特殊功能。     （1）保存子程序返回地址。使用BL或BLX时，跳转指令自动把返回地址放入r14中；子程序通过把r14复制到PC来实现返回，通常用下列指令之一：                         MOV PC, LR
ARM体系结构介绍
最新发布
nihaozz123的博客
06-21 1801
ARM 是单片机从业者，绕不开的一门技能，是从业向更深层次进阶的平台。本文章介绍ARM的构成、分布、调用，认真阅读后对此有清晰的认识，扫盲ARM概念。
【计算机系统设计】学习笔记（1）03，04
X
11-12 1588
疑问：sw和lw指令，获取的地址==不是4的整倍数（字节不对齐）==的时候，应该如何处理？ 东南大学MOCC 计算机系统综合设计 03 03-1 寄存器 介绍了MIPS寄存器，32个寄存器的基本功能和使用，注意 子程序调用寄存器t不保护与s的保护 $31寄存器在子程序嵌套调用下如何使用？ $0只能为0，写入其他值将会被忽略，但是允许写入，只是写完也没用 03-2 寻址方式 PC相对寻址 PC = （PC + 4） + ((sign-extend)imm << 2) 为什么要扩展后左移两..
关于每次取PC的值为PC+4的问题
weixin_30882895的博客
03-22 3248
关于ARM的书上常说由于流水线特性，在指令执行期间读取程序计数器时，读出的值需要为当前指令+4 一开始总是不理解，今天被一位大神一语道破其中精髓。。。。 程序计数器（PC）总是指向“正在取指”的指令 由于ARM是3级流水线的，所以当第N条指令正在执行时，实际上第N+2条指令正在取值，此时PC是指向N+2的~~ 因为处理器处于Thumb状态时，每条指令为2字节，所以PC = 当前执行指令的位...
ARM中SP、LR、PC三个寄存器介绍
qq_41483419的博客
11-11 5472
ARM中SP、LR、PC三个寄存器介绍
ARM体系结构版本.pdf
07-10
1. 寻址空间的扩展：从最初的 26 位寻址空间到现在的 32 位寻址空间，ARM 体系结构版本的寻址空间不断扩展，以满足不断增长的计算机技术需求。 2. 指令集的扩展：ARM 体系结构版本不断扩展新的指令集，以满足不断...
1. ARM体系结构与接口技术部分.rar_微处理器开发_C/C++_
08-10
ARM体系结构与接口技术是嵌入式系统设计中的核心部分，尤其在S5PV210这样的微处理器上，深入理解和应用这些知识对于C/C++编程至关重要。S5PV210是由三星公司开发的一款基于ARM Cortex-A8内核的高性能处理器，广泛...
ARM7体系结构研讨.pptx
04-24
ARM7体系结构是嵌入式计算领域广泛应用的一种处理器架构，主要特点是高效、低成本和低功耗。ARM（Advanced RISC Machines）公司并不直接制造芯片，而是设计处理器内核，并将其授权给其他半导体厂商，如三星、意法...
ARM9体系结构.pptx
05-02
2. **ARM体系结构特点** - **RISC设计**：采用精简指令集（RISC），通过Load/Store结构简化指令，提高执行速度，仅Load/Store指令可直接与存储器交互。 - **Thumb指令集**：为增强指令集的功能，ARM9支持16位的...
Verilog实现MIPS的5级流水线cpu设计（Modelsim仿真）
WXY19990803的博客
01-16 2万+
Verilog实现IMPS的5级流水线cpu设计 本篇文章是在功能上实现cpu设计，而非结构上实现。结构上实现可以跳转到（此为个人推荐）： Verilog流水线CPU设计（超详细） 此外有与本文章配套的资源，文章中不懂的地方可以跳转到： IMPS五级流水线cpu的制作 一、实验内容 1.1：实验目的 （1）CPU各主要功能部件的实现 （2）CPU的封装 （3）了解提高CPU性能的方法 （4）掌...
【转】ARM获得PC指针为何PC=PC+8[上]（转）
努力的小强
06-26 2987
【转】ARM获得PC指针为何PC=PC+8[上]（转） 1.为何ARM7中PC=PC+8 此处解释为何ARM7中，CPU地址，即PC，为何有PC=PC+8这一说法： 众所周知，AMR7，是三级流水线，其细节见图： 图表 23 AMR7三级流水线 首先，对于ARM7对应的流水线的执行情况，如下面这个图所示： ARM7
关于ARM9和ARM7中都是PC=当前执行指令地址+8的解释
chuanzhilong的博客
11-19 1836
ARM7是三级流水线，AMR7的三级流水线如下： 执行 指令地址=0           取指 PC = 4 解码 执行 指令地址=4         取指
个人对408计算机组成原理中PC（程序计数器）位数的理解
u014796608的博客
03-26 4787
2.指令分成份放在不同行存储单元，这时要获取每条指令就需要PC+2才能对应到相应的指令地址，有2^30次方条指令，那么要获取完所有指令那么PC一共要加上2^30个2，所以对应2^31，因此需要31位来表示。假设PC要获取完主存中所有的指令那么PC要持续+“1”直到获取完最后一条指令，这里的“1”指的是PC指令的条数，PC+"1"等于下一条指令，而不代表指令长度。综上其实可以知道，PC具体有多少位要看PC加几才能获取到下一条指令同时也要知道指令有多少条二者相乘即可得到PC的位数。那么以下用三种情况去理解。
ARM你必须知道的事儿——为啥“PC = PC + 8”？
11-03 419
为啥是“PC = PC + 8”； “PC = PC + 8”其实这样写容易让人蒙了。“PC = PC + 8”真正含义应该是： 执行处代码地址 = PC - 8； 也就是说，”PC指向的地址“领先“执行处代码地址”8个字节； 也就是说“PC = PC + 8”中的第二个PC，其实表示是“执行处代码地址” 然后，理解为啥是8？ 首先，arm的地址宽度是4个字节，所以每执行一条...
PC+4得到PC+12的原因
if.q的博客（请转iwood.co.nr）
03-07 1696
之所以会产生PC+4变成PC+12是因为ARM的三及流水线。 当CPU在进行运算阶段的时候实际上已经可能又取了2条指令了。使得PC自加了8。所以。。。。但是好象CPU会自动修正会PC+4吧？
Cortex-M0反汇编中关于PC的理解
u012874587的专栏
12-15 3120
一、关于Cortex-M0的基础知识 1、指令集 CortexM0是CortexM家族中的微处理器核心，其拥有最低闸数、最低功耗以及强悍性能的优异表现。CortexM0为32位、3级流水线的RISC处理器，其核心与 ARM7同为冯·诺依曼(Von Neumann)架构，采指令和数据共享同一总线的设计。 CortexM0同时支持了Thumb和部分的Thumb2指令集，核心不论是在正常程序执行
JVM第四篇 程序计数器(PC寄存器)
盲目的拾荒者的博客
03-05 1526
PC Register介绍JVM中的程序计数器（Program Counter Register）中，Register的命名源于CPU的寄存器，寄存器存储指令相关的现场信息。CPU只有把...
关于ARM的几个基本概念浅析
Nuecai的专栏
10-04 1056
1.      ARM的寄存器架构 ARM共有37个32位的寄存器。其中有31个通用寄存器，6个状态寄存器（1个CPSR和对应另外5种模式下的SPSR）。这些寄存器无法同时访问，具体取决于CPU处于的工作模式。在任何时候，R0-R14，PC，一个或两个状态寄存器都是可访问的，只不过可能映射为不同的物理寄存器。    (ARM的工作模式说明：usr, sys, fiq , irq, svc, a
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值