求IRIG解码方面的VHDL或是Veiring HDL语言的编程

最新推荐文章于 2023-04-16 16:34:26 发布
最新推荐文章于 2023-04-16 16:34:26 发布
阅读量584 收藏
点赞数 1
文章标签： irig
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u012746666/article/details/17040627
版权
 小弟最近在研究但是写不出VHDL 和Veiring程序。求大神指教了，还望发我邮箱： bee_ing@163.com。感激不尽。。。
勿是人非
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
B码解码的verilog代
04-03
B码解码的verilog代码，1M时钟
基于FPGA的IRIG-B（DC）时码解码设计
01-29
IRIG-B（DC）码为普遍应用于航天测控领域的一种标准时间码，测控系统内的设备单元需要从IRIG-B（DC）码中解调出时间信息，传统的IRIG-B（DC）解码单元大多采用单片机来实现,结构复杂，易受干扰，文中提出了一种基于...
译码器
mrfiveofzhemg的博客
11-26 253
Verilog module decode4_7(decodeout,indec ); output[6:0]decodeout; input [3:0] indec; reg[6:0]decodeout; always@(indec) begin case(indec) 4'd0:decodeout=7'b1111110; 4'd1:decodeout=7'b0110000; 4'd2:decodeout=7'b1101101;
Verilog实现表决器
wangruibo700的博客
04-16 2570
Verilog实现表决器
IRIG-Bcode.rar_ Bcode_IRIG VHDL_IRIG-_irig b_vhdl irig
07-14
本课题主要研究IRIG-B码的解码过程，并设计一个IRIG-B码的解码装置，使其能够解调出来1pps 标准秒脉冲信号
IRIG-B高精度B码解码 同步精度10ns
sct_sct_324的博客
12-03 4137
IRIG-B码进行解码的模块，能解码出同步秒脉冲，同时通过串口或IO接口可以获取同步时间，用于对设备进行校时。 模块具有处理速度快，输出精度高的特点，秒脉冲误差在10ns左右，能满足设备对时间的高精度要求。模块使用简单，输入TTL电平的B码，就能自动解码出同步秒脉冲和时间，对单片机性能没有任何要求。 从模块获取时间有两种方式：1）通过串口接收，模块每秒钟会发送一次；2）通过IO口模拟串行时序获取时间，这种方式不占用串口，适合串口资源不够的应用。
irig_code.zip_AC码_b码_b码解码_irig-b_irig解码
07-14
IRIG-B AC 码和DC码解码 同时提供设计方案
IRIG-B编解码合并.zip
03-21
IRIG-B编解码技术是时间同步领域中的一个重要部分，主要应用于精确的时间信号传输和接收。STM32C8T6是一款基于ARM Cortex-M0内核的微控制器，由意法半导体（STMicroelectronics）生产，它在低功耗和高性能之间取得了...
FPGA实现IRIG-B（DC）码编码和解码的设计
04-16
为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列（FPGA）来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到...
三种方法用Verilog实现多人表决器
我的blog屋
11-30 1万+
module biaojue( a,b,c,d,e,f); input a,b,c,d,e; output f; reg f; reg[2:0] count1; initial count1=0; always@(a,b,c,d,e) begin count1=a+b+c+d+e; f=count1<3?0:1;//当人数在三人以下是输出1 end endmodule module bi...
五人表决器VHDL语言编写
04-08
五人表决器VHDL语言编写，校园实验使用的，很好
基于quartusII的五人表决电路设计实例
07-24
基于quartusII的五人表决电路设计实例，包含源代码，设计图，用verilog语言描述
5人表决器的代码（可运行）
10-29
实现5人表决，程序运行过的，可实现！超过三人输出为同意。
B码编码的verilog代码
04-03
B码编码的代码，直接可以给激励在modelsin进行仿真看结果！
表决器Verilog源代码.zip
07-09
本设计是基于Quartus II 13.1 的Verilog编程代码，设计功能是三人表决器
IRIG-B码对时理解
热门推荐
坚持
08-02 2万+
时间统一同步的常用电子仪器 1) 以GPS或者BD（北斗）定时信号建立时间参考； 2) 同步产生、输出交直流IRIG-B码；同时提供交直流IRIG-B码信号 3) 输出定时同步信号（1PPS）； 4) 钟面（年月日、时分秒）显示。 B码对时的定义 IRIG时间编码序列是由美国国防部下属的靶场仪器组 (IRIG)提出并被普遍应用的时间信息传输系统。该时码序列分为 G, A, B, E, H, D 共六种编码格式, 应用最广泛的是 IRIG- B 格式, 简称 B 码，其突出优点...
直流IRIG-B码解码
最新发布
06-09
要解码直流IRIG-B码，需要使用一个解码器。解码器通常由一个电路和一些软件组成。电路用于接收直流IRIG-B码并将其转换为数字信号，而软件则用于解码数字信号并将其转换为可读的时间格式。 具体而言，解码器首先需要...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值