Microblaze添加自定义IP核，挂AXI总线实现SSD1306 OELD驱动

最新推荐文章于 2024-05-18 13:56:36 发布
最新推荐文章于 2024-05-18 13:56:36 发布
阅读量2.7k 收藏 17
点赞数 1
分类专栏： ZYNQ 文章标签： Xilinx microblaze IP OLED
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013098336/article/details/99717890
版权

Microblaze添加自定义IP核，挂AXI总线，SSD1306 OELD驱动

前言

本着好好学习，认真负责的态度，我计划在空闲时间把自己用到的一些模块的使用方法与心得总结下与大家分享下，技术交流的同时共同进步，如有问题，欢迎批评指正！
本次先着重讲下添加带AXI总线的核实现SSD1306驱动，后续还会包括以下模块

  1. UART_AXI核使用及AXI总线详解
  2. QSPI_AXI核的使用
  3. AXI_DMA与AXI_FIFO使用，实现PS与PL端数据交互
  4. PS端中断的使用及其详细调用过程
  5. PS端定时器、看门狗等模块的使用
  6. 使用R5核实现TCP/IP协议及R5核之间通过Cache数据交互
  7. 通过AXI_HWICAP模块实现远程更新

上述模块会在近期一一更新，感兴趣的朋友可以关注下我☺

平台

Vivado 2017.4
XC7K325
SSD1306 SPI接口 OLED
示波器

操作步骤

  1. 新建工程，创建基于AXI总线的IP
    在这里插入图片描述
    在这里插入图片描述

根据路径找到自动生成的代码，根据需要进行修改，一般顶层文件Wrapper修改下文件名以符合规范。
在这里插入图片描述
将文件拷贝到自定义的源代码文件夹中，进行修改，添加自定义功能模块，拷贝完后，就可以将生成的ip_repo文件夹删除，防止后续添加IP时冲突。

  1. 修改AXI_IP代码
    主要是添加功能代码，
    在这里插入图片描述

，添加代码文件夹，重新封装
在这里插入图片描述
在这里插入图片描述
修改增加器件兼容性
IP创建成功后，在响应目录下回出现这两个东西
在这里插入图片描述

  1. 新建OLED显示的工程，创建新的BD，添加刚才自定义的IP，选中含有.xml文件的文件夹即可，vivado会自动识别目录下的IP。
    在这里插入图片描述
  2. 添加必要的组件，搭建好工程，编辑引脚约束，完成后编译文件，产生bit文件，后导入SDK，其中的MicroBlaze模块也可以使用ZYNQ模块替代，我在这个工程中还有一些其他外设，所以看起来复杂一些，大家可以根据自己情况裁剪。

在这里插入图片描述

  1. 在SDK中添加必要的驱动函数，编写主程序，运行，查看效果，如下图所示，
    实际显示效果有点问题，这个SSD1306 IP 的显示程序实际只用到了0-3page，即只用了半个屏幕，而下图的显示感觉像是隔一行显示，但是压缩一下又不太对，怀疑是字库有问题，真是逼死强迫症，文章写到此本该结束了，但本着追求完美的态度，同时增加文章的价值，我决定深度调试下，找出问题的原因并解决，下面再展示下调试过程。

显示效果

SSD1306显示原理

调试之前，首先要了解下SSD1306的显示原理，仔细讲起来可能有点搂不住，下面附上我购买的OLED的连接，可以直接查看其附带文档，本次实验也是用的这款0.96的OLED，接口为SPI。
https://item.taobao.com/item.htm?spm=a1z09.2.0.0.33252e8dxOlfdI&id=562145367495&_u=lcghn79cbb2
IP的代码是从别处抠来的，所以引脚不完全兼容，但是这并不影响使用，引脚对应如下，“\”表示可以忽略不接。

IP Signal NameDescriptionOLED pin
VBATPower Supply for DC/DC Converter Circuit\
RES#Power Reset for Controller and DriverRES
D/C#Data/Command ControlDC
SCLKSerial Clock Input SignalD0
SDINSerial Data Input SignalD1
VDDPower Supply for Logic\

SSD1306是一块内置CMOS OLED/PLED驱动控制器的IC芯片，芯片可以驱动共阴型OLED面板。芯片内部包含晶振、显示RAM、对比度控制模块以及256级亮度控制模块，大大降低了外围元器件数量和功耗。MCU可以通过6800/8000并行接口，I2C接口或者SPI接口实现对SSD1306的控制。
SSD1306的显存总共为128 * 64bit大小，SSD1306将这些显存分为了8页，其对应关系如下：在这里插入图片描述
可以看出，SSD1306的每页包含了128个字节，总共8页，这样刚好是128 * 64的点阵大小。
在这里插入图片描述

问题解决

为了解决这个问题，一顿看代码看文档，看了原厂SSD1306的datasheet，
在这里插入图片描述
看到这里，我忽然觉得跟OLED的初始化有关系，所以，我对其初始化代码进行了修改，重新编译下载后变成了这样
在这里插入图片描述
是不是让人很绝望……不过，事情至少朝着我想要的方向发展了，因为上图的显示确实变成了128 * 32像素的显示，说明初始化代码的修改起作用了，但肯定还是有哪个地方没有配置好，所以，参照另外一段C的代码，我对其初始化部分又做了修改……
在这里插入图片描述
下面半屏慕名奇妙下起了雪……
这应该是由于下半屏没有清屏造成的
工程真实是越做越大，都做到了这一步，我索性来了一个大修改，把驱动改成了128 * 64的IP……最终效果如下
在这里插入图片描述

结语

时间精力有限，就先写这么多，要是有具体问题，欢迎留言讨论！

本工程所用代码已上传github
https://github.com/njustmemszj/1908_OLED_SSD1306.git

各位看客老爷要是觉得有用可以扫码打赏下以示支持，万分感谢！

扫描打赏

NjustMEMS_ZJ
关注
  • 1
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA IP软核之Microblaze_SPI接口（AD9833）
nxin168的博客
03-31 3608
由于要使用IP软核Microblaze的SPI接口驱动DDS芯片AD9833，系统自带SPI接口程序实在太乱了，使用的AX309开发板，开发板例程SPI接口是FLASH读写，改起来也很费劲，所以干脆自己根据Microblaze手册编写SPI驱动。
Xilinx FPGA Microblaze AXI_IIC使用方法及心得
热门推荐
一路前行
08-19 1万+
Xilinx FPGA Microblaze AXI_IIC使用方法及心得 前言 最近公司要将主控程序从Cortex M系列的ARM上移植到Xilinx MPSoC内部R5核上，不使用操作系统，直接裸跑，实现原有功能的基础上增加其他实时性要求更高的功能，在具体功能实施之前，由我先进行技术穿刺，将能用到的模块提前先熟悉下，以便后续工程的开展，本着好好学习，认真负责的态度，我计划在空闲时间把这些模块的...
Xilinx(AMD) FPGA通过ICAP原语读取芯片IDCODE实现方法
最新发布
MmikerR的专栏
05-18 599
Xilinx每种型号的FPGA芯片都有一个唯一的IDCODE与之对应，同一型号不同封装的IDCODE是相同的。IDCODE的获取方法包括JTAG、ICAP原语、AXI_HWICAP IP核等。获取IDCODE常用于根据芯片型号改变代码的功能，或者对代码进行授权保护，只能在指定型号的FPGA芯片上运行。本文介绍通过ICAP原语读取IDCODE的方法。
vivado创建自定义IP核
Kevin
06-03 8407
环境：vivado 18.2 一 创建IP核 1、在tool–>Create and Package New IP 选择保存路径 定义IP核信息，可以添加一些备注信息 封装IP （IP创建完成后会生成IP核压缩包，解压后，会有src文件夹、xgui文件夹、component.xml文件。src文件夹里是工程的设计.v文件。xgui文件夹里是.tcl文件。） 查看生成的P核 二、调用IP核 如果本工程调用刚生成的IP核时，可以直接...
ZYNQ MicroBlaze AXI总线连接注意事项
一个早起的程序员
12-12 3065
目录 一、AMBA总线协议概述 1.ASB 2.AHB 3.APB 4.AXI （1）AXI4 （2）AXI4-Lite （3）AXI4-Stream 二、ZYNQ MicroBlaze连接AXI总线注意事项 三、解决方法 一、AMBA总线协议概述 AMBA是指先进的微控制器总线体系结构，主要由系统总线和外围总线两部分组成，它的演进如下： 根据AMBA标准定义了多种不同的总线，下面列出了四种核心的总线作以简介： 高级系统总线 [Advanced System B...
6 自定义 IP 核-呼吸灯实验—PL
qq_43598478的博客
12-06 938
自定义IP核
【Xilinx AX7103 MicroBalze学习笔记6】MicroBlaze 自定义 IP 核封装实验
记录学习历程
06-22 1860
MicroBlaze 自定义 IP 核封装实验
基于MicroBlaze的AXI总线实时时钟IP核设计
07-31
总结起来，基于MicroBlaze和AXI总线的实时时钟IP核设计涉及了嵌入式处理器、片上总线协议、自定义IP核开发等多个方面。通过这样的设计，我们可以实现高效、精确的时钟管理，满足实时系统对时间敏感应用的需求。这个...
MicroBlaze AXI总线实现OLED显示.docx
10-29
MicroBlaze AXI总线实现OLED显示 在本文档中，我们将详细介绍如何使用MicroBlaze AXI总线实现OLED显示。在这个项目中，我们将使用ISE12.5和EDK工具来搭建软核，并使用串口软件SSCOM32来进行通信。 MicroBlaze AXI...
user_logic_microblaze自定义IP_
09-30
总的来说，"user_logic_microblaze自定义IP_" 涉及到的是一个完整的嵌入式系统设计流程，从硬件层面的自定义IP 设计，到软件层面的驱动程序编写，再到系统的集成和验证，都是开发者必须关注的重点。
基于AXI总线的MicroBlaze双核SoPC系统设计.pdf
08-08
《基于AXI总线的MicroBlaze双核SoPC系统设计》很不错的资料，希望对你的工作学习有所帮助
基于MICROBLAZE的SPI设计流程
03-06
基于MICROBLAZE的SPI设计流程
microblaze XPS spi学习microblaze的可以看看
05-09
microblaze XPS spi学习microblaze的对spi不明白的可以看看
FSL总线IP核及其在MicoBlaze系统中的应用
08-31
《FSL总线IP核及其在MicoBlaze系统中的应用》 随着科技的飞速进步，FPGA（现场可编程门阵列）在可编程逻辑器件中的地位日益凸显，其逻辑资源密度的提升推动了它与SoC（系统芯片集成技术）的深度融合，成为可配置...
MicroBlaze系列教程（1）：AXI_GPIO的使用
whik1194的博客
01-30 1636
AXI GPIO是基于AXI-lite总线的一个通用输入输出IP核，可配置为一个或两个通道，每个通道32位，每一位可以通过SDK动态配置成输入或输出方向，支持中断请求，配合中断控制器IP可实现外部中断触发。
MicroBlaze大内部存储器(AXI BRAM)设计
qq_43416206的博客
03-29 686
在ZCU106单板上，有312个Block RAM，有96个Ultra RAM。客户需要1MB存储空间。为了实现1MB空间，可以用Block RAM实现512KB AXI BRAM、256KB AXI BRAM；其中，Block RAM和Ultra RAM还可以根据实际情况调整，比如用Block RAM实现512KB AXI BRAM；用Ultra RAM实现512KB AXI BRAM，两个存储器也可以实现1MB存储空间。器件的Block RAM或者Ultra RAM个数，决定了AXI BRAM的大小。
【Xilinx AX7103 MicroBalze学习笔记3】MicroBlaze 利用 AXI GPIO 控制 LED 灯
记录学习历程
04-07 2161
实验任务 本实验通过使用 AXI GPIO IP，实现对 LED 灯的控制。 本实验基于 Vivado 2018.2 实现 实验框图 实验框图如下，相比较之前的 Hello World 的实验工程框图，这个实验只是多了AXI GPIO这个IP核。AXI GPIO 和 AXI UART 都通过 AXI Interconnect 模块与 MicroBlaze 互联，Microblaze 处理器输出 LED 灯的控制信号，通过 AXI Interconnect 互联模块传输到 AXI GPIO 模块，AX
ISE14.7 Microblaze创建说明
hj15247679334的博客
12-07 1889
Microblaze创建说明 使用ISE创建一个FPGA工程 配置FPGA型号等信息 工程创建完成 添加一个microblaze IP核 点击NEXT 点击Finish 等待一会，开始配置microblaze 配置完成后，可以根据需要添加接口、修改地址分配、向外引出管脚等 双击添加一个BRAM控制器 在ports选项中，我们可以选择将需要的接口生成外部端口 工程配置完成，进行DRC检查 生成网表文件..
写一个microblaze软核 axi TIME ip核精确的微秒级延时函数
05-27
好的，针对您的需求，我提供如下的MicroBlaze软核AXI TIME IP核精确的微秒级延时函数的实现： ```c #include "xbasic_types.h" #include "xtime_l.h" // 微秒级延时函数 void usleep(u32 useconds) { XTime tStart, tEnd; XTime_GetTime(&tStart); u32 delayCounts = (u32)(useconds * (XPAR_CPU_CORE_CLOCK_FREQ_HZ / 1000000)); do { XTime_GetTime(&tEnd); } while((tEnd - tStart) < delayCounts); } ``` 使用方法： ```c usleep(1000); // 延时1ms ``` 这个函数可以保证在MicroBlaze软核上使用AXI TIME IP核精确地进行微秒级延时。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值