PCIe学习笔记（32）--- PL - Link initialization and training (1)

chapter 14: link initialization and training

PCIe将LTSSM归到了PHYSICAL LAYER

SS/SSP USB将LTSSM归到了LINK LAYER

LTSSM: LINK TRAINING STATUS SM

GEN 3使用EIEOS来做SYMBOL LOCK （*）

LANE REVERSAL：USB3.2 也支持两条LANE了，似乎，也应该支持该特性吧

POLARITY INVERSION: D+/D-， 使用TS1的SYMBOL 6-15来完成，即如果在TS1中D21.5被认到，而不是D10.2 或者D26.5/D5.2在TS2中。

TS1/2 more on page 510

LTSSM:

link training states: detect --> polling --> configuration --> L0

Compliance mode: 与SS USB进入有何不同（？）

Disabled state：与SS USB进入有何不同（Disable bit in the link control register by SW, sends 16 TS1 with Disable link bit set）

L3不在PCIE的LTSSM之列，L2可以关掉MAIN POWER,保留VAUX， EP通过发送BEACON来唤醒系统， L3则没有了VAUX，也没有唤醒系统的机制

PCIE没有SS USB的TSEQ （？）