- 博客(236)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 Zynq7000系列中的静态存储器控制器（SMC）简要介绍
SMC为Zynq-7000系列处理器系统（PS）部分提供了对静态存储设备的接口支持，包括NAND Flash、并行SRAM/NOR Flash等。它处理所有与这些设备相关的命令、地址、数据和协议，使得系统能够高效地与这些存储设备交互。
2024-09-18 11:10:09
1264
原创 xilinx sdk退出Debug模式返回C开发布局模式
点击甲壳虫进入Debug窗口模式，退出方法是在最右上角quick access旁点击窗口布局的格子(open perspective)点击第一个default即可回到原先布局
2024-09-09 15:30:19
180
原创 Zynq7000系列中可操作的DDRC编程模型
Zynq7000系列中可操作的DDRC编程模型涉及初始化、事务提交、事务调度、错误处理等多个方面。通过合理配置和编程DDRC，可以实现高效、可靠的DDR内存访问
2024-09-09 09:11:47
1335
原创 Zynq7000系列FPGA中的DDRC纠错码（ECC）
仅在半总线宽度（16位）数据宽度配置中提供可选的ECC支持。这种配置下，外部DRAM DDR设备需要26位，其中16位用于数据，10位用于ECC。每个数据字节使用独立的5位ECC字段，这种模式提供了单错误纠正和双错误检测的能力。
2024-09-02 11:06:03
1213
原创 MySQL学习——错误日志配置
在MySQL 8.4中，错日志记录使用MySQL组件架构。错误日志子系统由执行日志事件过滤和写入的组件以及配置要加载和启用哪些组件以实现所需日志结果的系统变量组成。本文讨论如何加载和启用用于错误日志记录的组件。
2024-08-27 17:17:35
990
原创 PS DRAM接口的函数式编程模型（二）
针对PS DRAM接口的操作启动，确实需要遵循一系列精心设计的步骤来确保DRAM控制器（DDRC）和DRAM模块能够正确初始化和配置。以下步骤详细说明了这些操作，并指出了Vivado Design Suite通常如何提供这些编程支持。
2024-08-19 10:06:24
1053
原创 PS DRAM接口的函数式编程模型（一）
针对PS DRAM接口的操作启动，确实需要遵循一系列精心设计的步骤来确保DRAM控制器（DDRC）和DRAM模块能够正确初始化和配置。以下步骤详细说明了这些操作，并指出了VivadoDesign Suite通常如何提供这些编程支持。
2024-08-13 13:47:59
851
原创 MySQL学习——程序开发工具
Program Development Utilities（程序开发工具）是一系列辅助程序员在软件开发过程中提高效率和质量的工具。这些工具涵盖了从代码编辑、编译、调试到测试、性能分析等多个方面。
2024-08-06 20:31:05
922
原创 DDR核心和事务调度程序（DDRC）
DDR Core and Transaction Scheduler (DDRC)是内存管理系统中一个关键组件，它主要负责管理和调度对DDR（Double Data Rate，双倍数据率）内存的读写操作。这个组件对于确保系统能够高效地访问内存至关重要，特别是在处理多个并发内存请求时。
2024-07-29 13:38:15
951
1
原创 MySQL中的CREATE EVENT 语句详解
CREATE EVENT语句在 MySQL 中用于创建一个事件调度器（Event Scheduler）的事件。事件调度器允许你安排数据库任务（如查询、数据更新等）在将来的某个时间点自动执行，或者根据特定的时间间隔重复执行。这对于需要定期执行的任务特别有用，比如数据清理、报表生成等。
2024-07-24 16:18:52
902
1
原创 MySQL学习——影响选项文件处理的命令行选项
大多数支持选项文件的MySQL程序都处理以下选项。因为这些选项会影响选项文件处理，所以必须在命令行上给出，而不是在选项文件中给出。
2024-07-22 14:29:42
663
1
原创 MySQL学习——选项文件的使用
大多数MySQL程序可以从选项文件（有时称为配置文件）中读取启动选项。选项文件提供了一种方便的方法来指定常用的选项，这样每次运行程序时都不需要在命令行上输入它们。
2024-07-16 15:19:21
989
2
原创 Zynq7000系列FPGA中的DDRI和DDRC
在AXI接口设计中，主端口（Master Port）和从端口（Slave Port）的交互是通过仲裁器（Arbiter）来管理的，以确保多个主设备能够有序地访问共享资源（如DDR内存）。这个过程中，每个AXI主端口都与仲裁器中的一个从端口相关联，并且采用了多种机制来确保数据的有效传输和顺序性。
2024-07-15 22:19:19
836
1
原创 Zynq7000系列FPGA中的DDR内存控制器
DDR内存控制器是一个高度集成的组件，支持多种DDR内存类型（DDR2、DDR3、DDR3L、LPDDR2），并通过精心设计的架构来优化内存访问效率。
2024-07-15 08:45:59
1760
2
原创 Zynq7000系列FPGA中的DMA控制器的编程限制
有关DMAC编程时适用的限制信息，有四个考虑因素：固定非对齐突发、Endian swap size restrictions：在数据传输或处理过程中，不同字节序（Endian）之间的转换和对应的限制、在DMA周期内更新通道控制寄存器、当MFIFO满时，会导致DMAC的watchdog机制可能会触发并导致DMA通道被abort（中止）
2024-07-14 16:48:28
1037
4
原创 MySQL中记录（Documents）的基本操作——添加记录和查找记录
在MySQL中，我们通常不称数据表中的记录为“文档”，而是称之为“行”或“记录”。记录表示为JSON对象。在内部，它们以高效的二进制格式存储，从而实现快速查找和更新。
2024-07-09 18:46:58
775
2
原创 MySQL资源组的使用方法
MySQL支持创建和管理资源组，并允许将服务器内运行的线程分配给特定的组，以便线程根据组可用的资源执行。组属性允许控制其资源，以启用或限制组中线程的资源消耗。DBA可以针对不同的工作负载适当地修改这些属性。
2024-07-08 14:16:51
1004
1
原创 基于16通道AD采集（CL1616和AD7616）的FPGA设计简介
Cl1616是一款 16 位 DAS，支持对 16 个通道进行双路同步采样。 AD7616与CL1616软硬件兼容。在本设计中，CL1616使用并行接口，工作在硬件模式，选择模拟输入范围为±10 V，采用Block设计，并封装一个自定义IP核（用于配置软件写入启动A
2024-07-05 16:20:52
1360
3
原创 MySQL中的可插拔身份验证（Pluggable Authentication）（二）
Pluggable Authentication（PAM，即可插拔式认证模块）是一种高效且灵活的用户级别的认证方式，广泛应用于现代操作系统，特别是Linux服务器中。它允许数据库管理员（DBAs）为MySQL用户帐户选择和更改不同的认证方法。
2024-07-04 13:22:54
784
1
原创 MySQL中的可插拔身份验证（Pluggable Authentication）（一）
Pluggable Authentication（PAM，即可插拔式认证模块）是一种高效且灵活的用户级别的认证方式，广泛应用于现代操作系统，特别是Linux服务器中。它允许数据库管理员（DBAs）为MySQL用户帐户选择和更改不同的认证方法。
2024-07-04 13:22:29
1125
原创 24位DAC转换的FPGA设计及将其封装成自定义IP核的方法
在vivado设计中，为了方便的使用Block Desgin进行设计，可以使用vivado软件把自己编写的代码封装成IP核，封装后的IP核和原来的代码具有相同的功能。本文以实现24位DA转换（含并串转换，使用的数模转换器为CL4660）为例，介绍VIVADO封装IP核的方法及调用方法，以及DAC转换的详细FPGA设计过程，并提供其已验证过的详细代码（使用Verilog语言）。
2024-07-03 18:10:25
1572
1
原创 SQL语句——ALTER FUNCTION和ALTER INSTANCE
本文详细介绍了ALTER FUNCTION语句和ALTER INSTANCE语句。
2024-07-03 10:23:05
986
原创 Utility Buffer IP核的应用
LogiCORE™ IP Utility Buffer 核是一种用于生成相应缓冲区的组件，其主要作用是将片外信号引入内部电路或将内部电路的信号输出到片外。这个IP核被设计作为片外信号与内部电路之间的互连逻辑，确保信号在传输过程中的稳定性和可靠性。
2024-07-03 09:17:11
1246
1
原创 Zynq7000系列FPGA中DMA引擎编程指南
DMA引擎的编程指南通常涉及一系列步骤和API调用，以确保数据在内存之间的高效传输，而无需CPU的直接干预。
2024-07-02 08:55:14
997
2
原创 MySQL Server时区支持
本文介绍MySQL维护的时区设置——如何加载命名时间支持所需的系统表，如何及时了解时区变化，以及如何启用闰秒支持。
2024-07-02 08:36:07
1137
1
原创 Zynq7000系列FPGA中的DMA控制器编程指南
在Zynq7000系列FPGA中，DMA（Direct Memory Access）控制器是一个关键组件，用于在PL（Programmable Logic）中的片上存储器、DDR存储器和从外设之间高效地传输数据。所有DMA事务都使用AXI（Advanced eXtensible Interface）接口进行数据传输。
2024-07-01 15:12:39
1474
2
原创 MySQL中的网络命名空间支持
Network Namespace Support（网络命名空间支持） 提供了在Linux系统中创建和管理多个隔离网络空间的能力。网络命名空间是来自主机系统的网络堆栈的逻辑副本。网络命名空间对于设置容器或虚拟环境非常有用。每个名称空间都有自己的IP地址、网络接口、路由表等等。默认命名空间或全局命名空间是主机系统物理接口所在的命名空间。
2024-07-01 14:53:39
855
原创 Zynq7000系列FPGA中的DMA控制器简介（三）
DMA控制器（DMAC）使用64位AXI主接口来执行与系统存储器和PL外围设备之间的DMA数据传输，操作频率同CPU_2x的时钟速率。传输由DMA指令执行引擎控制。DMA引擎运行在一个小指令集上，该指令集提供了一种灵活的指定DMA传输的方法。这种方法提供了比DMA控制器方法的能力更大的灵活性。
2024-06-29 10:35:54
747
1
原创 Zynq7000系列FPGA中的DMA控制器简介（一）
DMA控制器（DMAC）使用64位AXI主接口来执行与系统存储器和PL外围设备之间的DMA数据传输，操作频率同CPU_2x的时钟速率。传输由DMA指令执行引擎控制。DMA引擎运行在一个小指令集上，该指令集提供了一种灵活的指定DMA传输的方法。这种方法提供了比DMA控制器方法的能力更大的灵活性。
2024-06-28 09:03:58
911
原创 Zynq7000系列FPGA中的DMA控制器——PL外设请求接口
FPGA（现场可编程门阵列）中的DMA（直接内存访问）控制器在处理数据传输时起着至关重要的作用，特别是在涉及PL（可编程逻辑）外设请求接口的情况下。
2024-06-27 14:14:21
1215
原创 Zynq7000系列FPGA中的定时器详细介绍
每个Cortex-A9处理器都有自己的专用32位定时器和32位看门狗定时器。两个处理器共享一个全局64位定时器。这些定时器总是以CPU频率（CPU_3x2x）的1/2进行计时。
2024-06-27 10:14:46
1017
Zynq7000系列器件PS端Uart接口实现（含逻辑及软件实现）
2024-09-20
千兆以太网(KSZ9031)原理图设计及其配置详解.pdf
2024-09-11
USB2.0接口硬件原理图设计.pdf
2024-09-11
基于Zynq7000和RS485的FPGA设计
2024-09-11
基于Zynq7000和AD8681的FPGA设计
2024-09-11
我的等级中如何提高综合贡献分
2024-05-09
基于PCIe的串口通信，第一次开机时麒麟操作系统经常卡机
2024-03-20
TA创建的收藏夹 TA关注的收藏夹
TA关注的人