开关中断与cpsid/cpsie指令

在汇编代码中，CPSID   CPSIE  用于快速的开关中断。

CPSID	I	;PRIMASK=1，	;关中断
CPSIE	I	;PRIMASK=0，	;开中断
CPSID  CPSIE	F F	;FAULTMASK=1, ;FAULTMASK=0	;关异常 ;开异常

I:IRQ中断;    F:FIQ中断

最常见的这两个命令的使用处是在关中断、开中断的实现中，我们经常用的local_irq_enable和local_irq_disable最终都是调用了以下两个实现，即关/开中断只是操作了CPSR中的中断标志位而已，并没有去对GIC做操作，只是简单的不让CPU响应中断，具体实现在arch/arm/include/asm/irqflags.h文件中。

static inline void arch_local_irq_enable(void)
{
	asm volatile(
		"	cpsie i			@ arch_local_irq_enable"
		:
		:
		: "memory", "cc");
}
static inline void arch_local_irq_disable(void)
{
	asm volatile(
		"	cpsid i			@ arch_local_irq_disable"
		:
		:
		: "memory", "cc");
}
#define local_fiq_enable()  __asm__("cpsie f	@ __stf" : : : "memory", "cc")
#define local_fiq_disable() __asm__("cpsid f	@ __clf" : : : "memory", "cc")

参考：http://dirlt.com/gcc-asm.html
http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dai0321a/BIHBFEIB.html
转载自：https://blog.csdn.net/lixiaojie1012/article/details/39480599
转载自:http://www.stmcu.org.cn/module/forum/thread-611193-1-1.html1.CPSID I确实屏蔽了所有中断（除NMI，复位中断，还有硬件中断），这当然包括PendSV。
2.在OS_ENTER_CRITICAL()后面执行OSIntCtxSw()并不是直接做任务切换，而是置位一个PendSV中断。
3.一旦取消了中断屏蔽，那么内核开始执行最高优先权的中断或者执行用户程序。此时显然至少有个PendSV（且该中断优先级也较高），那么开始执行PendSV。你看代码，实际做任务切换是在PendSV中执行的。
4.OSIntCtxSw()在每个ISR中会被调用来执行一个任务切换的测试，OSIntCtxSw()比OSCtxSw()的优点在于结合了Cortex-M的咬尾中断，咬尾中断不会执行重复压栈的动作，节省了指令周期，从而加速了任务在ISR之间的切换。
5.Cortex-M内核支持中断嵌套，所以需要合理配置中断优先级。

摘录自《uc/os-III The Real-Time Kernel for the STM32 ARM Cortex-M3》: