NoC-based DNN Accelerator: A Future Design Paradigm

最新推荐文章于 2024-05-08 14:17:54 发布
最新推荐文章于 2024-05-08 14:17:54 发布
阅读量1k 收藏 4
点赞数 1
分类专栏： Paper Reading 文章标签： 神经网络 人工智能
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013752050/article/details/122394181
版权

Intro: 对NoC-based的DNN加速器综述

Conf/Jour: NOCS 2019

Author: Kun-Chih (Jimmy) Chen

Affiliation: National Sun Yat-sen University

Summary

现有DNN加速平台包括CPU，GPU，ASIC和FPGA。然而，这些平台具有性能低下（即CPU和GPU），功耗大（即CPU，GPU，ASIC和FPGA）或运行时的计算灵活性低（即FPGA和ASIC）的缺点。在本文中，我们建议将基于NoC的DNN平台作为一种新的加速器设计范例。

在基于NoC的设计中，通过处理元件执行神经元操作后，获得的结果将通过数据包传播到下一个PE。 重复此过程，直到获得最终结果。 这样，无需考虑特定的数据流即可有效地在DNN加速器中运行目标DNN模型。 重要的一点是，PE之间的灵活通信可以使用相同的体系结构处理具有不同数据流的不同DNN模型。在文献中已经研究了设计基于NoC的DNN加速器的某些方面。

本文方法： 为了在基于NoC的平台上执行DNN模型，该模型首先被拉

最低0.47元/天 解锁文章
清华大学高鸣宇：基于Halide调度实现高效能的DNN加速
BAAIBeijing的博客
07-14 2764
计算机体系结构领域国际顶级会议每次往往仅录用几十篇论文，录用率在20%左右，难度极大。国内学者在顶会上开始发表论文，是最近十几年的事情。ASPLOS与HPCA是计算机体系结构领域的旗舰会...
Tutorial-on-DNN-4-of-9-DNN-Accelerator-Architectures
09-20
Tutorial-on-DNN-4-of-9-DNN-Accelerator-Architectures
基于NoC的多处理器系统； NoC的基本结构和原理；Router；网络接口；流量控制机制；高速缓存一致性；Network on chip 片上网络； Multi-Processor System
热门推荐
Jie_MSD的博客
06-12 1万+
基于NoC的多处理器系统是一种使用网络互连的架构，将多核CPU、GPU、FPGA等处理器和加速器通过高带宽、低延迟的通信通道连接起来，实现高性能、可扩展的并行计算。它提供了灵活性、节能性和可靠性，适用于高性能计算、嵌入式系统等领域，加速图形处理、人工智能和机器学习等任务。
DNN硬件加速器设计3 -- DNN Accelerators（MIT）
Archar_Saber的博客
04-01 4673
3.1 Highly-Parallel Compute Paradigms 并行计算架构分为以下两类: （1）Temporal Architecture (SIMD/SIMT) 图 1 Temporal Architecture 图1所示为Temporal Architecture的基本结构。该结构的特点是有个公用的Register File, 统一的控制单元，用于并行计算的多条数据路径。 （2）Spatial Architecture (Dataflow ...
速读-对抗攻击的弹性异构DNN加速器体系结构
徐奕的专栏
03-31 963
Paper: Wang, Xingbin, et al. “Dnnguard: An elastic heterogeneous dnn accelerator architecture against adversarial attacks.” Proceedings of the Twenty-Fifth International Conference on Architectural Support for Programming Languages and Operating Systems. .
DNN硬件加速器设计1 -- 序（MIT）
Archar_Saber的博客
04-01 4071
参考MIT的DNN硬件加速器设计课程和自己之前在设计CNN硬件加速器课题中的理解，梳理了自己对DNN硬件加速器设计的基本理解框架，整个知识框架如下所列: 1. Overview of Deep Neural Networks 2. Survey of DNN Development Resouces and DNN Hardware 3. DNN Accelerators 4. Network and Hardware Co-Design 5. Benchmarking Metri...
文献阅读（167）NoC神经网络加速器
tiaozhanzhe1900的博客
10-25 1772
文章目录面向DNN的NoC拓扑比较 题目：Energy-Efficient and High-Performance NoC Architecture and Mapping Solution for Deep Neural Networks 时间：2019 会议：NOCS 研究机构：GIT 本篇论文的主要贡献： 针对DNN比较不同拓扑，提出CMesh NoC架构 提出负载均衡映射与数学模型 面向DNN的NoC拓扑比较 Crossbar: 缺点是硬件的扩展性 Ring: 优点是每个router只需
NoC-based SoC Design
05-11
NoC-based SoC (System on Chip) design refers to the use of a Network-on-Chip (NoC) as the communication backbone for integrating multiple components or IP blocks on a single chip. NoC is a packet-...
A novel energy-aware multi-task dynamic mapping heuristic of NoC-based MPSoCs
02-06
### 一种新型能效感知的NoC基MPSoC多任务动态映射启发式算法 #### 核心知识点概述 本文介绍了一种针对基于网络芯片（NoC）的多处理器系统芯片（MPSoC）的新颖能效感知多任务动态映射策略。该策略旨在通过动态任务...
matlab仿真交通流代码-noc_psn:noc_psn
05-27
在本文中，我们将深入探讨如何使用MATLAB进行交通流仿真，并重点关注名为“noc_psn”的项目。MATLAB是一种强大的计算环境，广泛应用于科学研究、工程计算和数据分析等领域，其中包括交通流模拟。 交通流仿真通常...
网络加速器（Web accelerator）是上网加速软件
xyz123xyzaa的专栏
03-20 3779
网络加速器（Web accelerator）是上网加速软件，由用户终端软件以及加速服务器构成，具有高性能的网络优化网关，透过改良 HTTP 协议与文字、影像压缩技术，大幅改善网页浏览速度和访问速度。
【文献阅读07】基于ReRAM的DNN加速器中翻转bits共享交叉阵列
weixin_43277020的博客
02-27 387
个人笔记
Daily Paper(2) Minitaur, an Event-Driven FPGA-Based Spiking Network Accelerator
weixin_44085642的博客
01-19 659
Minitaur, an Event-Driven FPGA-Based Spiking Network Accelerator Neil D , Liu S C . Minitaur, an Event-Driven FPGA-Based Spiking Network Accelerator[J]. IEEE Transactions on Very Large Scale Integration Systems, 2014, 22(12):2621-2628. Minitaur,一种基于FPGA的
谈谈NoC Interconnect在复杂SoC设计中的应用 - 多核/异构系统的最佳互连方法
luoganttcc的博客
01-28 1609
如今，尤其Logic IC的产业链规则普遍是外购模块IP+NRE的生产模式，这其中PHY/Interconnect类IP厂商的核心产品就是用来将CPU、GPU、AI/NPU、Interface等这些模块串接起来，演进到后来就是Network_on_Chip（片上网络）。因此我们解读很多SoC项目都是从其如何licensed了ARM/Imagination、Synopsys/Cadence/Arteris等等IP House的模块的视角；
noc总线详解
最新发布
weixin_47757898的博客
05-08 3861
虫洞流控会比较复杂，对buffer的size可以放宽。
FPGA不适合做DNN训练的原因分析
拾贝壳的大男孩
10-04 2047
目前FPGA厂商把FPGA定位在DNN的推理上的应用，特别是低延迟，Batch很小的应用，还有像微软的brainwave也是把FPGA定位在推理上的应用，既然FPGA推理过程有宣称的各种低功耗低延迟的好处，为什么不把他应用在训练过程中呢？从算法加速上看，FPGA如果应用在训练上至少要克服两个缺点。        第一个就是精度问题。 训练与推理一个很大的区别就是需要多次迭代进行BP计算，更新W...
顶会ASPLOS 新成果解析：用“弹性异构”防御DNN加速器对抗攻击
BAAIBeijing的博客
05-21 1119
与6位图灵奖得主和100多位专家共同探讨人工智能的下一个十年长按图片，内行盛会，首次免费注册计算机体系结构领域国际顶级会议每次往往仅录用几十篇论文，录用率在20%左右，难度极大。国内学者...
文献笔记（2）Eyeriss
tiaozhanzhe1900的博客
10-18 7517
文章目录1 introductionspatial architecture1 introductionspatial architecture2 CNN background2.1 challenges in CNN processing2.1.1 data handling2.1.2 adaptive processing2.2 CNN vs image processing3 existin...
文献笔记（4）(2018ISSCC 13.3)
tiaozhanzhe1900的博客
02-02 761
文章目录1 英文缩写2 overall architecture 文献摘自UNPU: A 50.6TOPS/W Unified Deep Neural Network Accelerator with 1b-to-16b Fully-Variable Weight Bit-Precision 1 英文缩写 CL: convolutional layer FCL: fully-connected ...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值