从Vivado HLS到Vitis HLS

简介：本文是2022 Xilinx FPGA 冬令营学习笔记，主要介绍Vitis和Vivado HLS的区别，包括行为差异、弃用和不支持的命令等。

参考：ug1391； ug1399 （Vitis HLS Migration guide）

---

Behavioral difference

1. vitis HLS 有更严格的格式检查；

2. vitis中具有vitis flow（也叫作kernel mode）：流程跑完之后会生成自动推断接口（default interface，与CPU交互），生成 .xo文件。

   open_solution -flow_target vitis
   

3. vivado flow (也成为ip mode)

   open_solution -flow_target vivado
   

   最终生成的是vivado IP。

   即使是在vitis中，设置vivado流程，但是也与vivado中的vivado流程也是不同的。在vitis中，只要循环边界<64,就会对循环进行自动的pipeline（展开？，vitis是更加针对software工程师的）。此外，时钟的uncertainty也是不同的（vivado 12.5% vitis是27%）。

   图形化界面设置的地方：