同步时序电路动态约束

动态约束：是指同步时序电路的输入必须在时钟沿附件的建立和维持孔径时间内保持稳

                  定，保证在触发器对信号进行采样时，信号不能变化。（因为采样时仅关心

                  输入的最终值）

静态约束：限制使用在禁止区域外的逻辑电平。

时钟偏移：系统中，时钟不能准确地同时到达所有的触发器，这个时间变量称为时钟

                  偏移。