杰理之DACN/DACP引脚如何设置为普通I/O输出或高阻态？【篇】

最新推荐文章于 2023-03-13 08:44:59 发布
最新推荐文章于 2023-03-13 08:44:59 发布
阅读量688 收藏
点赞数
文章标签： 单片机 stm32
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013820168/article/details/128510595
版权
芯片的DACN和DACP引脚除了标准信号传输功能外，还可作为输出型I/O使用。在该模式下，它们不能接收输入信号，只能输出，且当输出为高电平时，其电压等于HPVDD，而不是常见的VDDIO，这一特性对于电路设计有特定影响。
摘要由CSDN通过智能技术生成

芯片引脚DACN和DACP除了可以发挥其正常的信号通路功能外，还支持作为普通I/O使用；
当作普通I/O时无法作为输入，只能作为输出，且输出的高电平等于HPVDD，而非VDDIO；

Rambo-Lamborghini
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
（7）ISE14.7无用引脚设置上下拉或高阻态（FPGA不积跬步101）
m0_46498597的博客
06-10 5009
名言：在一个领域不断增加深度，你会成为该领域专家。 1 FPGA设计中没有使用的IO管脚如何处理？ 根据设计要求一般会设置为上拉、下拉或者高阻态。ISE14.7未使用管脚默认设置为下拉。实际设计中一般会设置为上拉或者高阻态，那么到底根据什么来进行选择呢？ 第一优先设置为高阻态、如果高阻态不能满足要求的话，可以考虑设置为上拉。设置上拉的前提是：FPGA硬件板卡没有毁钥功能，若有毁钥功能且高有效，可能会烧坏板卡。 2 ISE14.7未使用管脚设置方法 a）使用ISE14.7生成bit文件。 b）右键G
杰理外挂flash25Q16/25Q32/25Q64/25Q128实现播歌功能SPI驱动.rar
12-30
有需要的可以自行下载。 功能简单说明：在音乐模式下实现播放外挂 flash 里面的歌曲的功能，操作方式与 SD 卡，U 盘一致。 注意：flash 需预先把音乐文件和 fat 文件系统烧录进 flash。 可打开pc读卡模式进行拷贝...
杰理之设置DAC管脚高阻态【篇】
u013820168的博客
11-15 371
/ch:FL:BIT(0)FR:BIT(1)RL:BIT(2)RR:BIT(3)例如：BIT(0)是FL左声道，BIT(1)是FR右声道，FLRBIT(0)|bit(1)是立体声MUTE:1:MUTE0:UNMUTE/
杰理AC690X---双绑引脚高阻态处理
Jim
02-27 1368
对于AC69系列的IC，如果有些是双绑的复用引脚，用了其中一脚，另一脚要设置为高阻态。例如AC6905A， 需要把双绑的其他没用到的引脚设置为高阻态。不然会影响其他绑一块的 IO 功能。类似 PB13 和 PA3 绑定一 块，PB13 位 MIC，PA3 默认开下拉，会导致通话没声音。 void AC6905A_NOUSER_IO(void) { JL_PORTA->DIR |= (...
杰里之AC696 系列 DAC 输出前后有 PO 声（DAC 设置高阻引起）【篇】
u013820168的博客
11-20 867
如果你方案的 DAC 输出方式是隔直方式，请按以下修改。 app_audio.c ——注释掉 DAC 设置高阻的函数
杰理之DAC输出方式设置【篇】
u013820168的博客
06-27 350
1
杰理 ble 功耗数据、如何降低功耗
05-09
在开发基于杰理芯片的蓝牙低功耗(BLE)设备时，降低功耗是一个关键的考虑因素，以确保产品能够满足客户的续航需求。本文将详细解释如何管理和优化杰理AC6321芯片的功耗，并提供一些实用的技巧。 首先，了解杰理芯片...
杰理内部flash储存数据
05-09
杰理内部Flash储存数据是针对特定硬件平台，如杰理芯片的一种数据存储解决方案。这种解决方案主要涉及两种存储方法，适用于不同大小和类型的存储需求。以下是这两种方法的详细说明： 1. 内部VM（Virtual Memory）...
杰理BLE profile生成工具及文档
最新发布
04-22
杰理BLE Profile生成工具及文档是一套用于创建和管理蓝牙低功耗（Bluetooth Low Energy, 简称BLE）配置文件的专业工具。该工具适用于软件开发者和硬件工程师，旨在简化BLE设备的服务和特性配置过程，提高开发效率。...
杰理之DAC 参数配置【篇】
u013820168的博客
02-22 561
/LPF bias电流选择, 0:无, 1:0.3125u, 2:0.625u, 3:0.9375, 4:1.25u, 5:1.5625, 6:1.875u, 7:2.1875u, 8:2.5u, 9:2.8125u, 10:3.125u, 11:3.4375u, 12:3.75u, 13:4.0625u, 14:4.375u, 15:4.6875u。//LDO偏置电流选择档位, 0:5u, 1:10u, 2:15u, 3:20u, 4:25u, 5:30u, 6:35u, 7:40u。
杰里之AC695 系列设置 DAC 管脚高阻态【篇】
u013820168的博客
12-06 632
/*ch: FL:BIT(0) FR:BIT(1) RL:BIT(2) RR:BIT(3) 例如：BIT(0)是 FL 左声道， BIT(1)是 FR 右声道， FLR BIT(0)|bit(1)是立体声 MUTE:1:MUTE 0:UNMUTE
高阻态
qq_36171263的博客
11-17 3441
     高阻态是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定的。     在电子学中，高阻态（英语：High impedance）表示电路中的某个节点具有相对电路中其他点相对更高的阻抗。这个概念在三态逻辑、上拉电阻中有所涉及。在...
杰理之DAC 硬件输出参数配置【篇】
u013820168的博客
11-24 447
在板级配置文件里面有如下配置，
杰理之DAC 模块【篇】
u013820168的博客
10-17 380
最大音量等级的情况下，单端对地输出，Vpp 应该是 DACVDD -（100 ~
使用ISE将未使用的管脚变成高阻态
05-28 3033
如何处理没有使用的IO管管脚，肯定很多设计过程师都在迷茫中。这个问题该如何呢？ 是悬空还是应该做其他处理，如果悬空，当设计管脚不够用必然会造成整个板卡的改版。 如果去避免这个问题，这也是Xilinx ISE强大的地方。 我们可以在生成BIT的时候，完成这个工作。 具体设置，见图：选择上下拉或者高阻态。
杰理之电源结构及 IO 口说明【篇】
u013820168的博客
03-13 172
3
GM7150BC/BN：低功耗NTSC/PAL视频解码IC
"GM7150BN/GM7150BC是低功耗的NTSC/PAL视频解码器，适用于CVBS转BT656和AVin的视频处理，广泛应用于MTK、MSTAR、联咏、全志、RK、杰理、凌通等平台，并提供良好的技术支持。该芯片具有集成的模拟处理通道，包括CVBS...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Rambo-Lamborghini

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值