（7）ISE14.7无用引脚设置上下拉或高阻态（FPGA不积跬步101）

最新推荐文章于 2023-09-14 21:42:59 发布
置顶 最新推荐文章于 2023-09-14 21:42:59 发布
阅读量4.7k 收藏 12
点赞数 3
分类专栏： FPGA小试牛刀
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46498597/article/details/106666273
版权
FPGA小试牛刀 专栏收录该内容
54 篇文章 18 订阅 ¥99.90 ¥99.00
订阅专栏

名言：在一个领域不断增加深度，你会成为该领域专家。

1 FPGA设计中没有使用的IO管脚如何处理？

根据设计要求一般会设置为上拉、下拉或者高阻态。ISE14.7未使用管脚默认设置为下拉。实际设计中一般会设置为上拉或者高阻态，那么到底根据什么来进行选择呢？

第一优先设置为高阻态、如果高阻态不能满足要求的话，可以考虑设置为上拉。设置上拉的前提是：FPGA硬件板卡没有毁钥功能，若有毁钥功能且高有效，可能会烧坏板卡。

2 ISE14.7未使用管脚设置方法

a）使用ISE14.7生成bit文件。
b）右键Generate Programming File--->Process Properties --->Configuration Options--->UnusedPin--->Pull Up/Pull Down/Float--->Ok。

3 结束语

如果遇到问题，可以一起沟通讨论，邮箱：jhqwy888@163.com。

 

 

 

 

 

 

宁静致远dream
关注
  • 3
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
（79）时序约束:[管脚上拉/下拉约束]
m0_46498597的博客
07-30 342
1.1 本节目录1.2 基本时序约束概念1.3 时序约束:[管脚上拉/下拉约束]1.4 结束语。
xilinx_ise.rar_ise 14.7 license_ise license14.7_ise14.7license_x
07-15
ISE14.7 license 亲测可用
ise14.7win7安装破解及使用教程.pdf
07-01
文档中包含ISE14.7安装的详细教程、破解方式、解决win7和win10下闪退方式，完美解决win7、win10对ise的兼容性问题。另外文档中还包含ISE软件的入门使用教程。是你上手操作ISE的最佳指南。
xilinx ise 14.7 破解license
05-28
xilinx ise 14.7 破解,找了好久才找到的，xilinx ise 14.7 版本，好像用的不是很多，所以资源不好找,至于怎么加载license,简单，百度即可.
XILINX FPGA SPARTAN6 EEPROM读写实验 VERILOG逻辑例程源码 ISE14.7工程文件.rar
07-14
XILINX FPGA SPARTAN6 EEPROM读写实验 VERILOG逻辑例程源码 ISE14.7工程文件，可供学习设计参考。 module eeprom_test ( input CLK_50M, input RSTn, output [3:0]LED, output SCL, //EEPROM IIC clock inout SDA //EEPROM IIC data ); wire [7:0] RdData; //EEPROM 读出数据寄存器 wire Done_Sig; //IIC通信完成信号 reg [3:0] i; reg [3:0] rLED; reg [7:0] rAddr; reg [7:0] rData; reg [1:0] isStart; assign LED = rLED; /***************************/ /* EEPROM write and read */ /******************
FPGA设计中管脚电平配置及上下拉的问题
qq_37960317的博客
07-30 9335
在FPGA设计中一般需要对管脚进行电平属性配置，包括LVTTL、LVCOMS等等，具体电压范围可以参考ISE管脚约束设置参数详解. 此外，对于在设计中未使用的管脚一般要进行上拉设置，在Quartus ii 的环境中，在assignment->device->device and pin options中选择unused pins，可以将其设置为As input tri-state with weak pull-up，意将未使用管脚设置为若上拉。 而在ISE环境中，方法稍有不同，右键Genera
高阻态、上拉下拉
weixin_30443813的博客
04-20 1100
高阻态（自百度百科） 高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。 高阻态的实质： 电路分析时高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大。它的极限状态可以认为悬空（开路）。也就是说理论上高阻...
使用ISE将未使用的管脚变成高阻态
05-28 2932
如何处理没有使用的IO管管脚，肯定很多设计过程师都在迷茫中。这个问题该如何呢？ 是悬空还是应该做其他处理，如果悬空，当设计管脚不够用必然会造成整个板卡的改版。 如果去避免这个问题，这也是Xilinx ISE强大的地方。 我们可以在生成BIT的时候，完成这个工作。 具体设置，见图：选择上下拉或者高阻态。
xilinx ise 14.7 license.7z
10-25
找了半天，可以使用没啥问题
FPGA未使用的引脚默认配置
weixin_44077714的博客
03-30 3087
在FPGA中，有些管脚不会使用到，为了保护FPGA，需要将未使用的管脚状态配置为三态输入或者弱上拉三态输入。 根据以下步骤进行修改，进入quartus软件界面，双击芯片
今日说“法”：上拉、下拉电阻那点事
02-06 1973
今日说“法”：上拉、下拉电阻那点事 欢迎大侠来到FPGA技术江湖新栏目今日说“法”，当然，在这里我们肯定不是去研究讨论法律法规知识，那我们讨论什么呢，在这里我们讨论的是产品研发以及技术学习时一些小细节小方法等，欢迎大家一起学习交流，有好的灵感以及文章随笔，欢迎投稿，投稿请标明笔名以及相关文章，投稿接收邮箱：[email protected]。今天带来的是“上拉电阻下拉电阻那点事”，话不多说，上货。 在电路设计中，相信大家总见到上拉电阻和下拉电阻这两个名字，但是不知道各位对他们有没有详细的了解，咱们今天就
FPGA芯片IO口上下拉电阻的使用
weixin_42499230的博客
08-15 2163
分享上下拉电阻的使用经验
Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）
最新发布
whik1194的博客
09-14 3072
这两种配置方式的作用是一样，我更倾向于XDC文件约束的方式，方便在不同工程直接进行导入，设置完成之后，需要重新生成Bit流文件才能生效。可以看到，除了未使用管脚，一些系统管脚，比如JTAG，Program、Done管脚等等都可以配置上下拉模式。和ISE的生成选项配置类似，Vivado同样也可以配置JTAG管脚、Done、Prog等系统管脚的状态。对于Vivado开发环境，共有两种方式可以设置未使用管脚的上下拉状态。，下拉找到系统管脚配置，选择自己所需要的上下拉状态。配置完成之后，重新生成Bit流文件即可。
Xilinx FPGA I/O设置
weixin_42995966的博客
09-11 960
PullType共有四种选择： PULLUP、PULLDOWN、 NONE、KEEPER。数字电路有三种状态：高电平、低电平和高阻。当 输入为无效 信号的时候 ，可以通过上拉（ PULLUP）电阻 和下拉 (PULLDOWN)电阻的方式使其处于稳定状态。当选择 (KEEPER)时， 使电平保持为上一个有效值。当 IO端口设为LVDS的 时候， PullType只能设为 None。off-chip terminatio设置。这个是设置片外端接电阻和片内端接电阻。
（8）Verilog include 头文件使用路径（FPGA不积跬步101）
热门推荐
m0_46498597的博客
06-10 1万+
名言：相信自己，心有多大，舞台就有多大！ 1 问题描述 在Quartus、ISE、vivado等开发工具下，使用include头文件时，会涉及到文件路径问题。如果不添加文件路径，编译时会报错误。 2 解决方案 方案1：添加include头文件路径（绝对路径或相对路径），可以解决编译报错问题。 方案2：把include头文件和verilog文件放在同一个文件夹下，可以解决编译报错问题。 3 文件路径添加方法 以E:\top\led\src\include\timescale.v为例。 绝对路径
（29）基于FPGA实现看门狗功能（FPGA不积跬步101）
m0_46498597的博客
08-17 4930
1 引言 微处理（ARM、单片机）在特殊的环境下，运行代码或程序会跑到非预期状态，也就是说系统可能会进入死循环，这种情况微处理器无法进行自我恢复，只能通过复位或者重启进行解决。看门狗就是解决这种情况。 2 实现方法 看门狗实现主要由两种方法，分别为硬件实现和软件实现。由于硬件实现一般考虑到成本，则一般选择使用软件实现。基于FPGA实现看门狗功能已经成为一种通用方法。 3 基本原理 利用FPGA实现看门狗基本原理为：利用FPGA的并行性实时监测微处理器送来的喂狗信号（定时电平信号），当FPGA监测.
（19）ISE14.7软件生成bit失败永久解决方法（FPGA不积跬步101）
m0_46498597的博客
06-17 4736
名言：工欲善事必先利器。 1 问题描述 ISE14.7与win10 64位系统无法完美兼容，即使破解也会导致随机性生成bit文件失败。之前笔者也尝试了好多解决方法，但是经过最近调试时，之前发布的解决方法还是 不能永久的解决生成bit文件报错。 临时解决方法：重新生成bit文件或者删除调试IP核。这两种方法笔者都尝试过，只是偶尔能解决生成bit文件报错。 但是，真正调试FPGA代码时，如果没有调试信号，那么如何进行在线调试呢？ 2 解决方法 解决方法：使用ISE14.7 32bit打开FPGA工程即可
（17）Vivado IP综合选项Global和Out-Of-Context区别（FPGA不积跬步101）
m0_46498597的博客
06-14 4723
名言：水滴石穿。 1 Vivado IP综合选项到底如何选择？ 在Vivado定制IP时，选择"Customize IP"后会弹出一个框。细心的设计人员可以看到Synthesis Options可以选择，一种叫做”Global”，另一种叫”Out of Context (OOC)”。其中”Out-Of-Context”是“脱离上下文”的意思。”Global”即全局。 2 Global和Out-Of-Context区别？ 1）Global选项不会产生.dcp文件，因为工程综合的时候是对IP核的源码进.
win7 ise14.7
06-24
### 回答1： Win7是指Windows 7操作系统，是微软公司制作的一种操作系统，操作界面简洁、稳定性高，被广大用户所喜爱和使用。在Win7上可以安装各种软件应用程序，比如ISE14.7。ISE14.7是指Xilinx公司推出的一种电子设计自动化工具，用于FPGA（现场可编程门阵列）软件开发。该软件可以帮助设计人员进行电路设计、仿真、综合、实现和验证。它采用基于语言的设计方法，支持VHDL和Verilog两种不同的硬件描述语言，可用于设计各种嵌入式应用系统。使用ISE14.7可以有效提高设计人员的工作效率和设计的准确性，是电子工程领域非常有用的工具。在Win7系统上安装ISE14.7可以为电子设计人员提供良好的软件环境，为电路设计带来更多的便利和创造力。 ### 回答2： Win7是Windows 7操作系统的简称，是由微软公司开发的操作系统。Windows 7的特点是用户界面更具美感和易用性，系统运行速度更快，更加安全稳定。ISE14.7是Xilinx公司开发的一种FPGA设计软件，可以用于各种数字电路和嵌入式系统的设计。ISE14.7具有优秀的综合和布局布线工具，支持多种编程语言，以及逻辑分析和时序分析功能。Win7和ISE14.7的组合，可以提供给用户一个更加便利和高效的FPGA设计环境。Win7操作系统提供了更加先进的图形用户界面和稳定的系统运行环境，可以让ISE14.7更加高效、稳定地运行。同时，ISE14.7的强大功能也能够为Win7操作系统的用户带来更多的设计选择和灵活性，满足用户对FPGA设计的高要求。因此，Win7和ISE14.7的组合不仅可以为用户提供高效、稳定、方便的设计工具，还可以为用户带来技术上的创新和实现。 ### 回答3： Win7 ISE14.7是指使用Windows 7操作系统的电脑上安装使用的一款电子设计自动化软件。该软件主要用于数字电路设计和仿真，支持使用硬件描述语言（如Verilog或VHDL）进行电路设计。ISE14.7是这个软件的一个较旧版本，但仍然被广泛使用。 使用Win7 ISE14.7，用户可以进行数字电路的创建、仿真、综合和调试，其中包括逻辑综合、时序分析和仿真等多种功能。此外，该软件还支持FPGA的可编程逻辑器件设计，并提供了许多常用的库和IP核用于设计和验证。 但是需要注意的是，Win7 ISE14.7是一个相对较老的软件版本，在使用过程中可能出现兼容性问题。因此，建议用户使用新的软件版本或操作系统来避免这些问题并获得更好的使用体验。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

宁静致远dream

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值