（7）ISE14.7无用引脚设置上下拉或高阻态（FPGA不积跬步101）

名言：在一个领域不断增加深度，你会成为该领域专家。

1 FPGA设计中没有使用的IO管脚如何处理？

根据设计要求一般会设置为上拉、下拉或者高阻态。ISE14.7未使用管脚默认设置为下拉。实际设计中一般会设置为上拉或者高阻态，那么到底根据什么来进行选择呢？

第一优先设置为高阻态、如果高阻态不能满足要求的话，可以考虑设置为上拉。设置上拉的前提是：FPGA硬件板卡没有毁钥功能，若有毁钥功能且高有效，可能会烧坏板卡。

2 ISE14.7未使用管脚设置方法

a）使用ISE14.7生成bit文件。
b）右键Generate Programming File--->Process Properties --->Configuration Options--->UnusedPin--->Pull Up/Pull Down/Float--->Ok。

3 结束语

如果遇到问题，可以一起沟通讨论，邮箱：jhqwy888@163.com。